JPS6218061B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は半導体メモリのようなICを試験す
るIC試験装置に関し、特にICを試験している状
態において、他の試験プログラムを例えばデイバ
ツクできるように構成しようとするものである。

＜発明の背景＞ 半導体メモリ或はマイクロプロセツサ等のラン
ダムロジツクLSIのような半導体素子を試験する
には例えばギヤロツピングパターン或はウオーキ
ングパターン、ピンポンパターンのような各種の
試験パターン信号を被試験素子に与え、予め決め
られたデータをメモリ部に記憶させ、これを読出
して期待値を比較し不一致が生じたときこの素子
を不良と判定するようにしている。

試験装置は大別すると第１図に示すように中央
制御装置１０１と、アダプタ１０２と、テスト部
１０３とから構成される。テスト部１０３にはメ
モリ部を有し、このメモリ部に中央制御装置１０
１から試験パターン信号を転送し、この転送され
たパターン信号を利用して試験が行なわれる。テ
スト部１０３において試験実行中は中央制御装置
１０１から指令信号が出され、その指令信号によ
り試験動作が制御される。テスト部１０３に送ら
れる指令信号は中央制御装置１０１に内蔵された
主記憶器１０４から読出されてテスト部１０３に
与えられる。従つて中央制御装置１０１の主記憶
器１０４にはテストに必要な制御手順がプログラ
ムされて収納され、これが逐次読出されてテスト
部１０３に転送される。尚、中央制御装置１０１
には例えば陰極線管式表示器１０５、フロツピデ
イスク１０６等が接続され、これらに試験結果を
表示し、記憶することができるように構成され
る。

＜従来の装置の欠点＞ 従来の装置においては上述したようにテスト部
１０３に与える指令信号は中央制御装置１０１の
主メモリ１０４から読出されてアダプタ１０２を
介して転送される。指令信号は常時出力されるも
のではなく、一般には転送休止時間が多く存在す
る。この休止時間を利用してテスト部１０３から
テスト結果等を取込む動作を行なうが、それでも
更に休止時間がある。このため例えば主記憶器１
０４の他の領域に収納した試験プログラムをデイ
バツクすることが考えられる。然し乍ら従来の装
置はデイバツグしようとするプログラムをテスト
側の休止時間を利用して読出すと、デイバツグす
べきプログラムの指令信号がテスト部１０３に転
送されてしまいテスト部１０３が誤動作を起す欠
点がある。このため従来はテスト中に他のプログ
ラムをデイバツグすることができない構造となつ
ている。

＜発明の目的＞ この発明ではテスト中でも自由に他のプログラ
ムをデイバツグすることができるIC試験装置を
提供するにある。

＜発明の概要＞ この発明ではデイバツグしようとするプログラ
ムに予め指令信号の転送禁止情報を挿入してお
き、この転送禁止情報によりデイバツグしようと
するプログラムが読出されている間は、テスト部
１０３への指令信号の転送を禁止する手段を設け
たものである。

＜発明の実施例＞ 第２図にこの発明の一実施例を示す。図中第１
図と対応する部分には同一符号を付している。中
央制御装置１０１の主記憶器１０４には、こゝで
はテスト用プログラムＡとデイバツグすべきプロ
グラムＢとが収納されているものとする。

通常のテスト動作は次の如くである。中央制御
装置２０１の制御によりマイクロアドレス発生器
２０２が動作し、マイクロアドレス発生器２０２
から制御アドレス信号が出力される。この制御ア
ドレス信号により主記憶器１０４に収納されたテ
スト指令情報が読出され、このテスト指令情報が
アダプタ１０２に転送される。アダプタ１０２は
指令情報検出手段２０３を有し、この指令情報検
出手段２０３によりテスト指令情報を検出する。
指令情報検出手段２０３の検出出力によりフリツ
プフロツプ２０４がセツトされ、転送フラグがセ
ツトされる。この例では時分割同期式タグ線方式
によりアドレス情報とデータをテスト部１０３に
伝送する構成とした場合を示す。つまりフリツプ
フロツプ２０４がセツトされることによりタイミ
ング回路２０５とコントロール回路２０６が動作
し、タグ線２０７とデータ線２０８にそれぞれデ
ータを設定し、クロツクに同期してテスト部１０
３にアドレス情報とデータを送り出す。２０９は
タグ線２０７に乗せる制御パルスを一時ストアす
るレジスタ、２１１はドライバである。また２１
２はアドレス情報とデータとを選択してデータ線
２０８に乗せるためのマルチプレクサ、２１３は
マルチプレクサ２１２で選択されたアドレス情報
及びデータを一時ストアするレジスタ、２１４は
ドライバを示す。

テスト部１０３において、アドレス情報及びデ
ータの受信が完了すると受信完了信号がバス２１
５を通じて転送完了検出手段２１６に与えられフ
リツプフロツプ２０４とコントロール回路２０６
をリセツトし、転送を終了する。テスト部１０３
に送られたアドレス情報及びデータは記憶器に記
憶されテスト動作の制御信号として利用される。

この発明においてはテスト用プログラムＡの空
き時間を利用してプログラムＢをデイバツグでき
るように構成するものである。このためプログラ
ムＢにアダプタ禁止情報PSWを挿入する。この
アダプタ禁止情報PSWはプログラムＢが読出さ
れる毎に読出される。アダプタ禁止情報PSWが
読出されると例えばフリツプフロツプによつて構
成したアダプタ禁止フラグ発生器２１７がセツト
されアダプタ禁止フラグ２１８が出力される。ア
ダプタ禁止フラグ２１８が出力されることにより
コントロール回路２０６、伝送制御レジスタ２０
９、マルチプレクサ２１２、レジスタ２１３をク
リヤする。よつてプログラムＢからテスト部１０
３に対するテスト指令情報が読出されたとして
も、このテスト指令情報がテスト部１０３に転送
されることはない。

プログラムＢを順次読出して、仮想的に中央制
御装置１０１を動作させる。プログラムＢを読出
している途中においてテストプログラムＡから要
求が出されると、プログラムＢの読出はそのアド
レス位置で保留され、プログラムＡの読出状態に
移る。このときアダプタ禁止フラグ発生器２１７
はリセツトされ、アダプタ１０２の禁止フラグは
解除される。プログラムＡにおいて再び空き時間
が発生するとプログラムＢの読出に移される。こ
のときプログラムＢのアダプタ禁止情報PSWが
必ず読出されてアダプタ禁止フラグ発生器２１７
がセツトされ、アダプタ１０２からテスト部１０
３へのデータ転送が禁止される。アダプタ禁止情
報PSWが読出されて後は先に保留したアドレス
位置からプログラムＢが仮想的に実行される。

こゝでプログラムＢのデイバツグは次の如く行
なわれる。プログラムＢの主要位置にトラツプ処
理情報を挿入しておく、プログラムＢの実行中に
トラツプ処理情報が読出されるとアダプタ１０２
に設けた指令情報検出手段２０３がこのトラツプ
処理情報を検出し、転送フラグ発生器を構成する
フリツプフロツプ２０４をセツトする。このセツ
ト出力がアンドゲート２１９により検出され、ア
ンドゲート２１９からマイクロアドレス発生器２
０２にトラツプ処理指令が与えられる。このトラ
ツプ処理指令によりマイクロプログラム発生器２
０２はトラツプ処理プログラムを実行する。

トラツプ処理とは次の如くである。つまりトラ
ツプ処理指令は実際のテストプログラムには存在
しない。この存在しない指令を実行しようとした
ときこのことを中央処理装置２０１に通知する動
作を行なわせる。この通知にはそのプログラム上
のアドレスも通知される。このアドレスを表示器
１０５又はフロツピデイスク１０６に書込んでお
くことによりトラツプ処理したアドレスを記録す
ることができる。よつてプログラムＢの主要アド
レスを通過したことを知ることができ、プログラ
ムＢをデイバツグすることができる。これと共に
プログラムＢのテスト用指令情報が読出される毎
にその指令情報が何の指令であるか、テスト部１
０３内のどの部位に対する指令か、どのようなデ
ータを送つたか或はどの部位からデータを読出そ
うとしたかを例えば表示器１０５に表示させる
か、又はプリンタによりプリントアウトさせる
か、又はフロツピデイスク１０６に書込むかすれ
ばプログラムＢをトレースすることができる。

尚、トラツプ処理を行なわせる場合は、それだ
け時間が長く掛ることとなる。このため短時間に
プログラムＢをデイバツグしたい場合にはマイク
ロアドレス発生器２０２にトラツプ禁止フラグを
入力すればよい。トラツプ禁止フラグを入力して
おくことによりトラツプ情報が読出されてもトラ
ツプ処理が禁止されて次のアドレスが読出され
る。このようにすれば短時間にプログラムＢを仮
想的に実行させることができ、プログラムＢのデ
ータのチエツク或はプログラムＢにおいてループ
（同一のルーチンを繰返し読出す状態から抜け出
せなくなること）が形成されるか否かをチエツク
すること等を行なうことができる。

＜発明の効果＞ 上述したようにこの発明によればデイバツグし
ようとするプログラムＢにアダプタ禁止情報
PSWを設定すること、及びこのアダプタ禁止情
報PSWが読出されたときセツトされるアダプタ
禁止フラグ発生器２１７を設け、このアダプタ禁
止フラグ発生器２１７によりアダプタ禁止フラグ
を出力しアダプタ１０２からテスト部１０３への
情報の転送を禁止させる構造を付加するだけで
ICのテスト中でも他のプログラムをデイバツグ
することができる。

よつて大きな変更を加えることなく、付加価値
の高いIC試験装置を得ることができる。

尚、上述ではアダプタ禁止フラグ発生器２１７
を中央制御装置１０１に設けた場合を説明したが
アダプタ１０２に設けることもできる。またアン
ドゲート２１９を中央制御装置１０１に設けるこ
ともでき、その選択は任意選定できる。

【図面の簡単な説明】

第１図は従来のIC試験装置の説明に供するブ
ロツク図、第２図はこの発明の一実施例を示すブ
ロツク図である。 １０１：中央制御装置、１０２：アダプタ、１
０３：テスト部、１０４：主記憶器、Ａ：テスト
用プログラム、Ｂ：デイバツグすべきプログラ
ム、２０１：中央処理装置、２０２：マイクロア
ドレス発生器、２０３：指令情報検出器、２１
７：アダプタ禁止フラグ発生器。

Claims (1)

1. 【特許請求の範囲】 １ Ａ 中央制御装置と、 Ｂ 中央制御装置からの各種指令信号によつて動
   作するテスト部と、 Ｃ 上記中央制御装置に内蔵され上記テスト部に
   指令信号を与えるテスト用プログラムと、 Ｄ 上記中央制御装置に内蔵され上記テスト部の
   動作に関連しないデイバツグすべきプログラム
   と、 Ｅ このデイバツグすべきプログラムが読出され
   る毎に上記テスト部に指令情報が伝送されるこ
   とを阻止する手段と、 を具備して成るIC試験装置。