JPS62180612A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPS62180612A JPS62180612A JP2248286A JP2248286A JPS62180612A JP S62180612 A JPS62180612 A JP S62180612A JP 2248286 A JP2248286 A JP 2248286A JP 2248286 A JP2248286 A JP 2248286A JP S62180612 A JPS62180612 A JP S62180612A
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- gray code
- integrated circuit
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】 〔発明、の1a術分野〕 本発明は、□半導体集積回路装置に関する。[Detailed description of the invention] [1a technical field of invention] The present invention relates to a semiconductor integrated circuit device.
〔発明の1技術的背景とその問題点〕
:近年、半導体集積回路の高集積化は自覚、まし□い・
ものが□ある。集積回路の高集積化による多ピン化に伴
い、出カバソファのスイッチング時に発生する電源ノイ
ズが無視できなくなっている。[Technical background of the invention and its problems]: In recent years, there has been an increase in the degree of integration of semiconductor integrated circuits.
There are things. As the number of pins increases due to higher integration of integrated circuits, power supply noise generated during switching of the output sofa can no longer be ignored.
、・ 第2図を用いて上記スイッチング時の電源ノイ・
ズの問題点を明らかにする。第2図は、79ツケ、−ノ
に実装されている大規模MO8集積回路(MOS −L
SI )のある出力端子から見た等何回路である。図に
おいて、11.12はそれぞれノ4ッケークのvDD端
子、vss端子であり、13は出1′力端子【ある、v
DD端子につながるvDD、線i”4、V′ 端子−1
2につながるv88線15には■
それぞれ、図示のように抵抗IB1.1B、およびイン
ダクタンス191.19.が入る。,・ Using Figure 2, calculate the power supply noise during the above switching.
clarifying the problems of Figure 2 shows a large-scale MO8 integrated circuit (MOS-L
What is the circuit as seen from an output terminal of SI? In the figure, 11 and 12 are the vDD and vss terminals of No. 4, respectively, and 13 is the output terminal of output 1'.
vDD connected to DD terminal, line i"4, V' terminal-1
2, the V88 wire 15 has a resistance IB1.1B and an inductance 191.19.1B, respectively, as shown. enters.
MOS )ランゾスタJ e 、 J 7ハ出カツぐツ
ファの出力段トランジスタであり、その接続点と出力端
子13との間にも抵抗183、インダクタンス193が
入る。vDD線1線色488線15の間にはキャノぐシ
タンス20がある。出力端子1,9につながるキヤ・ヤ
シタンス21は外部負荷回路のそれである。MOS) Lanzostar J e, J7 is an output stage transistor with an output cutout, and a resistor 183 and an inductance 193 are also inserted between the connection point and the output terminal 13. Between the vDD line 1 line color 488 line 15 there is a canopy distance 20. The capacitance 21 connected to the output terminals 1, 9 is that of an external load circuit.
この様な回路において、出力端子13が″″H#H#レ
ベルL”レベルに下がると、負荷キヤ・ぐシタンス21
に蓄積されていた電荷がMOS )ランノスタ12を介
してv8s線15に放電される。In such a circuit, when the output terminal 13 falls to the "H#H# level L" level, the load capacitance 21
The charges accumulated in the V8S line 15 are discharged through the MOS (MOS) lannostar 12.
大規模集積回路ではv8s線が長くかつ細いものである
から、この急激な電流流入によ”■88線15は電位が
上昇する。この■8g線15の電位上昇はキャパシタン
ス20f介してvDD線14に伝達され、vDD線14
も電位上昇する。これが出力バッファのスイッチング時
に発生する電源ノイズである。集積回路内で同時にスイ
ッチングする出力バッファの数が多くなると、この電源
ノイズは非常に大きいものとなシ、回路動作に影響を与
える。またこの様な同時スイッチングの機会が多い程、
回路の信頼性が低下することになる。In large-scale integrated circuits, the v8s line is long and thin, so this sudden inflow of current causes the potential of the 88 line 15 to rise. and the vDD line 14
The potential also increases. This is the power supply noise generated during switching of the output buffer. As the number of output buffers switching simultaneously within an integrated circuit increases, this power supply noise becomes very large and affects circuit operation. In addition, the more opportunities for simultaneous switching, the more
The reliability of the circuit will be reduced.
本発明は上記した点に鑑みなされたもので、出力端子の
スイッチングに伴う電源ノイズの影響を低減し、信頼性
向上を図った半導体集積回路装置を提供することを目的
とする。The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor integrated circuit device that reduces the influence of power supply noise accompanying switching of output terminals and improves reliability.
本発明は、集積回路の出力端子からの出力データをグレ
イコードで出力するための、自然2進コードをグレイコ
ードに変換するコード変換回路を内蔵したことを特徴と
する。The present invention is characterized by incorporating a code conversion circuit for converting natural binary code into Gray code in order to output output data from an output terminal of an integrated circuit in Gray code.
論理LS Iのプログラマブルカウンタの大半は、シー
ケンシャル彦動作をする。信号処理用のプロセッサにつ
ける係数用ROMのアドレスカウンタなども同様である
。この様なシーケンシャルな動きをするレノスタのデー
タを外部に出力する時にそのデータをグレイコード化し
て出力すれば、出力端子の同時スイッチングが少なくな
る。従って本発明によれば、電源ノイズの小さい、信頼
性の高い集積回路装置が得られる。Most of the programmable counters of logic LSIs operate sequentially. The same applies to address counters of coefficient ROMs attached to signal processing processors. When outputting data from a renostar that makes such sequential movements to the outside, if the data is converted into a Gray code and output, simultaneous switching of output terminals can be reduced. Therefore, according to the present invention, a highly reliable integrated circuit device with low power supply noise can be obtained.
以下本発明の詳細な説明する。 The present invention will be explained in detail below.
第1図は一実施例の要部構造を示す。図において、1け
集積回路・やツヶージであり、2はその動作の大半がシ
ーケンシ、ヤルな動きをするプログラマブル・カウンタ
である。プログラマブル・カウンタ2の出力線群4には
自然2進コードの□出力データが得られる。この出方デ
ータを、自然2進コード−グレイコード変換回路3を用
いでグレイコードに変換して外部出力線群5から出□力
するように構成されている。FIG. 1 shows the main structure of one embodiment. In the figure, 1 is a digit integrated circuit, and 2 is a programmable counter whose operations are mostly sequential. The output line group 4 of the programmable counter 2 provides natural binary code □ output data. This output data is converted into a Gray code using a natural binary code/Gray code conversion circuit 3 and outputted from an external output line group 5.
との様な構成とすれば、出力線群5の同時スイッチング
の機会は少なくなる。このことは例えば、下表に示すよ
うに4ビツトの自然2進コ□−ドとグレイコードを比較
すれば、明らかである。If such a configuration is adopted, there will be fewer opportunities for simultaneous switching of the output line group 5. This becomes clear, for example, by comparing the 4-bit natural binary code and the Gray code as shown in the table below.
=6=
表に示すように、グレイコードでは、数値が1しか違わ
ない時にはコードも一箇所しか違わない。従って出力が
シーケンシャルに変化する時に、2進コードでは、01
11−+1000.0011→0100 、1011→
1100というように同時スイッチングが生じるのに対
し、グレイコードではこの様な同時スイッチングは起こ
らない。=6= As shown in the table, in the Gray code, when the numbers differ by only 1, the code also differs by only one place. Therefore, when the output changes sequentially, in binary code, 01
11-+1000.0011→0100, 1011→
1100, simultaneous switching occurs, whereas such simultaneous switching does not occur in the Gray code.
このため、プログラマブル・カウンタ2の出力データを
グレイコード化して出力するようにコード変換回路3を
内蔵させることによシ、電源ノイズの小さい、信頼性の
高い集積回路装置が得られる。Therefore, by incorporating the code conversion circuit 3 so that the output data of the programmable counter 2 is gray-coded and output, a highly reliable integrated circuit device with low power supply noise can be obtained.
出力データがシーケンシャルな動きをするレジスタとし
ては、上記実施例のようなプログラマブル・カウンタの
他に例えば、メモリのアドレスレジスタがある。従って
メモリ全外付けで用い、外部メモリのアドレスを指定す
るためのアドレスレジスタを内蔵する集積回路の場合に
も、そのアドレスレジスタの出力データをグレイコード
に変換して出力するコード変換回路を内蔵させることに
よシ、上記実施例と同様の効果が得られる。In addition to the programmable counter as in the above embodiment, examples of registers whose output data moves sequentially include memory address registers. Therefore, even in the case of an integrated circuit that uses all external memory and has a built-in address register for specifying the address of the external memory, a code conversion circuit that converts the output data of the address register into Gray code and outputs it is built-in. In particular, effects similar to those of the above embodiment can be obtained.
第1図は本発明の一実施例の集積回路の要部構成を示す
図、第2図は従来の集積回路の電源ノイズを説明するた
めの等価回路図である。
1・・・集積回路teツケージ、2・・・プログラマブ
ル・カウンタ、3・・・自然2進コード−グレイコード
変換回路、4・・・出方線群、5・・・外部出方線群。FIG. 1 is a diagram showing a main part configuration of an integrated circuit according to an embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram for explaining power supply noise of a conventional integrated circuit. DESCRIPTION OF SYMBOLS 1... Integrated circuit technology, 2... Programmable counter, 3... Natural binary code-Gray code conversion circuit, 4... Output line group, 5... External output line group.
Claims (3)
するための、自然2進コードをグレイコードに変換する
コード変換回路を内蔵したことを特徴とする半導体集積
回路装置。(1) A semiconductor integrated circuit device characterized by having a built-in code conversion circuit for converting a natural binary code into a Gray code so as to output output data from an output terminal in a Gray code.
出力データをグレイコード化して出力するものである特
許請求の範囲第1項記載の半導体集積回路装置。(2) The semiconductor integrated circuit device according to claim 1, wherein the code conversion circuit converts the output data of the programmable counter into a Gray code and outputs the gray code.
するためのアドレスレジスタの出力データをグレイコー
ド化するものである特許請求の範囲第1項記載の半導体
集積回路装置。(3) The semiconductor integrated circuit device according to claim 1, wherein the code conversion circuit converts output data of an address register for specifying an address of an external memory into a gray code.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248286A JPS62180612A (en) | 1986-02-04 | 1986-02-04 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2248286A JPS62180612A (en) | 1986-02-04 | 1986-02-04 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62180612A true JPS62180612A (en) | 1987-08-07 |
Family
ID=12083938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2248286A Pending JPS62180612A (en) | 1986-02-04 | 1986-02-04 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62180612A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0456193A2 (en) * | 1990-05-09 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Image pickup apparatus and counter circuit used therein |
EP0470793A2 (en) * | 1990-08-06 | 1992-02-12 | Matsushita Electric Industrial Co., Ltd. | Digital signal orthogonal transformer apparatus |
JPH04373041A (en) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | Microcomputer |
US5923718A (en) * | 1996-08-19 | 1999-07-13 | Nec Corporation | Binary counter reading circuit |
JP2016086293A (en) * | 2014-10-27 | 2016-05-19 | 三菱電機株式会社 | Count device |
-
1986
- 1986-02-04 JP JP2248286A patent/JPS62180612A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0456193A2 (en) * | 1990-05-09 | 1991-11-13 | Matsushita Electric Industrial Co., Ltd. | Image pickup apparatus and counter circuit used therein |
US5191425A (en) * | 1990-05-09 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Image pickup apparatus having a gray counter |
EP0470793A2 (en) * | 1990-08-06 | 1992-02-12 | Matsushita Electric Industrial Co., Ltd. | Digital signal orthogonal transformer apparatus |
JPH04373041A (en) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | Microcomputer |
US5923718A (en) * | 1996-08-19 | 1999-07-13 | Nec Corporation | Binary counter reading circuit |
JP2016086293A (en) * | 2014-10-27 | 2016-05-19 | 三菱電機株式会社 | Count device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480165B1 (en) | Microcontroller with programmable logic | |
JPS6153799B2 (en) | ||
JPS62180612A (en) | Semiconductor integrated circuit device | |
US5557219A (en) | Interface level programmability | |
US5874843A (en) | Power-on reset circuit without an RC Network | |
US5514993A (en) | Apparatus for preventing transferring noise of digital signal | |
CN212725296U (en) | Chip expansion circuit | |
JP2703902B2 (en) | Semiconductor integrated circuit | |
JPH05175334A (en) | Semiconductor integrated circuit and layout method thereof | |
KR0161465B1 (en) | Output circuit for analog and digital signal | |
JP2938589B2 (en) | Semiconductor integrated circuit | |
JPH06311022A (en) | Semiconductor logic circuit device | |
JPH05300007A (en) | Two-input or circuit | |
JPS63221712A (en) | Semiconductor integrated circuit device | |
JPS6442097A (en) | Semiconductor memory | |
JPH02133682U (en) | ||
JPS61227285A (en) | High density memory package | |
JPH03229514A (en) | Current switching type differential logical circuit | |
JPH04303274A (en) | One-chip microcomputer | |
JPH042150A (en) | Semiconductor integrated circuit | |
JPS5986242A (en) | Semiconductor device | |
JPS5844822A (en) | Cml mutual connecting circuit | |
JPH03265311A (en) | Tri-state i/o buffer control circuit | |
JPS59210381A (en) | Testing circuit of integrated circuit device | |
JPS61198914A (en) | Power-on reset circuit |