JPS62179152A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS62179152A
JPS62179152A JP1982586A JP1982586A JPS62179152A JP S62179152 A JPS62179152 A JP S62179152A JP 1982586 A JP1982586 A JP 1982586A JP 1982586 A JP1982586 A JP 1982586A JP S62179152 A JPS62179152 A JP S62179152A
Authority
JP
Japan
Prior art keywords
electrode metal
gate
cathode
current
current density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1982586A
Other languages
Japanese (ja)
Inventor
Yoshiaki Murayama
村山 美明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Rectifier Corp Japan Ltd
Original Assignee
International Rectifier Corp Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp Japan Ltd filed Critical International Rectifier Corp Japan Ltd
Priority to JP1982586A priority Critical patent/JPS62179152A/en
Publication of JPS62179152A publication Critical patent/JPS62179152A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Abstract

PURPOSE:To improve the gate turn-off characteristic of GTO without concentration of main current and gate current on basic portions by a construction wherein a pattern of the distribution of current density being the highest in the respective central portions of two finger elements. CONSTITUTION:The device has a structure of drawn-out electrode metal in which a cathode electrode metal 12 and a gate electrode metal 13 are so drawn out from the substantially-central positions of the respective cathode and gate regions 14 and 16 as to be symmetrical substantially to each other. A current density is the highest at the central position between E-F points of a finger element 12a of the cathode electrode metal 12 and also at the central position between G-H points of a finger element 13a of the gate electrode metal 13, and thus patterns of the distribution of the current density of the two are in accord with each other. Thereby the current breakdown due to a gate turn-off current (ITGQ) is prevented effectively, and the gate turn-off characteristic can be improved effectively.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置に関し、特に、ゲート・ターン
・オフ・サイリスタ(以下、GTOと略記する)のゲー
ト・ターン・オフ特性を改善し得る電極金属引出し構造
を備えた半導体装置に間する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a semiconductor device, and in particular, it is possible to improve the gate turn-off characteristics of a gate turn-off thyristor (hereinafter abbreviated as GTO). The present invention is applied to a semiconductor device equipped with an electrode metal lead-out structure.

[従来の技術] 第7図および第8図にGTOの電極金属の引出し構造の
一例を示す。
[Prior Art] FIGS. 7 and 8 show an example of an electrode metal lead-out structure of a GTO.

図において、GTOを形成する半導体基板1には、PE
−NB−P、−NE層の四層が形成され、この半導体基
板lのNE層上にカソード電極金属2が設けられ、また
、pa層上には、ゲート電極金属3が設けられている。
In the figure, a semiconductor substrate 1 forming a GTO is made of PE.
Four layers of -NB-P and -NE layers are formed, and a cathode electrode metal 2 is provided on the NE layer of this semiconductor substrate 1, and a gate electrode metal 3 is provided on the pa layer.

これらのカソード電極金属2およびゲート電極3は、そ
の直下のN[NおよびPQF’のパターン形状に合わせ
て、互いにくシ歯状に入組む複数のフィンガ部2a、3
aを有している。
These cathode electrode metal 2 and gate electrode 3 have a plurality of finger portions 2a, 3 that intertwine with each other in a comb-tooth shape in accordance with the pattern shape of N[N and PQF' directly below them.
It has a.

上記のカソード電極金属2、ゲート電極金属3の表面の
基幹部からワイヤ・ボンディングなどによって、それぞ
れ外部ヘカソートリード線4、ケートリート線5が引出
される。
External hekasort lead wires 4 and cathode lead wires 5 are drawn out from the core portions of the surfaces of the cathode electrode metal 2 and gate electrode metal 3, respectively, by wire bonding or the like.

上記のような電極金属引出し構造を有するGTOにおい
て、ゲートを負にバイアスすることによってケート・タ
ーン・オフさせる場合、以下のような問題点がある。
In a GTO having the electrode metal lead-out structure as described above, when the gate is turned off by negatively biasing the gate, there are the following problems.

[発明が解決しようとする問題点コ 従来のGTOにおける電極金属引出し構造は、上記のよ
うに構成されているので、第9図のカソード電極金属2
のフィンガ部2aと、ゲート電極金属3のフィンガ部3
aとのゲート・ターン・オフ時の電流密度を比較して見
ると、同図(B)。
[Problems to be Solved by the Invention] Since the electrode metal lead-out structure in the conventional GTO is configured as described above, the cathode electrode metal 2 in FIG.
finger portion 2a of gate electrode metal 3 and finger portion 3 of gate electrode metal 3.
Figure (B) shows a comparison of the current density at gate turn-off with that shown in Figure (B).

<C)のようになる。<C).

すなわち、同図(B)は、横軸にカソード電極金属2の
フィンガ部2aの長さくフィンガ長)を採り、縦軸に電
流密度を採った相対グラフであるが、同図から明らかな
ようにカソード電極金属2のフィンガ部2aにおける主
電流の電流密度は、A−B点間を見た場合、そのA−B
点間の横方向抵抗の影響により、A点からB点に向かっ
て次第に電流密度が低くなる。一方、ゲート電極金属3
のフィン力部3aては、同図(C)に示すように、その
フィンガ部3aの0点からD点に向かうにしたがい、同
じく横方向抵抗の影響のため、ゲート電流の電流密度が
高くなる。
In other words, Figure (B) is a relative graph in which the horizontal axis is the length of the finger portion 2a of the cathode electrode metal 2 (finger length), and the vertical axis is the current density. The current density of the main current in the finger portion 2a of the cathode electrode metal 2 is, when looking between points A and B,
The current density gradually decreases from point A to point B due to the influence of the lateral resistance between the points. On the other hand, gate electrode metal 3
As shown in the figure (C), the current density of the gate current increases as it goes from the 0 point to the D point in the fin force section 3a due to the influence of the lateral resistance. .

上記のように、従来の電極金属引出し構造では、カソー
ド電極金属2のA点において、主電流の電流密度が最も
高く、逆にゲート電極金属上の0点からのゲート電流の
電流密度が最も低くなり、それらの電流密度がアンバラ
ンスなるために、主電流、すなわちゲート・ターン・オ
フ電流(ITG。)による電流破壊が生じ易いなどの問
題点があった。
As mentioned above, in the conventional electrode metal extraction structure, the current density of the main current is highest at point A of the cathode electrode metal 2, and conversely, the current density of the gate current from the 0 point on the gate electrode metal is the lowest. Since these current densities are unbalanced, there is a problem that current breakdown is likely to occur due to the main current, that is, gate turn-off current (ITG).

[発明の目的] この発明は上記のような問題点を解決するためになされ
たもので、カソード電極金属およびゲート電極金属の両
フィンガ部についての電流密度のアンバランスが生じず
、ゲート・ターン・オフ特性を改善し得る半導体装置を
提供することを目的とする。
[Object of the Invention] This invention was made to solve the above-mentioned problems, and it prevents imbalance of current densities in both the finger portions of the cathode electrode metal and the gate electrode metal, and eliminates gate turn and An object of the present invention is to provide a semiconductor device whose off-state characteristics can be improved.

[問題点を解決するための手段] この発明に係る半導体装置は、カソード電極金属および
ゲート電極金属の両フィンガ部の電流密度の均衡を維持
するために、カソード領域上およびゲート領域上に設け
るカソード電極金属およびゲート電極金属が、前記カソ
ード領域およびゲート領域のフィンガ部のほぼ中央の位
置から引出されるようにしたものである。
[Means for Solving the Problems] A semiconductor device according to the present invention includes a cathode provided on a cathode region and a gate region in order to maintain a balance of current densities in both finger portions of the cathode electrode metal and the gate electrode metal. The electrode metal and the gate electrode metal are drawn out from substantially central positions of the finger portions of the cathode region and the gate region.

[作用コ この発明に係る半導体装置においては、カソード電極金
属、ゲート電極金属をそれぞれの領域のフィンガ部のほ
ぼ中央の位置から引出すように構成したので、両フィン
ガ部の中央の位置が最も電流密度が高くなり、それらの
フィンガ部の両端が中央の位置に比較して低くなり、両
者が一致した電流密度となる。
[Function] In the semiconductor device according to the present invention, the cathode electrode metal and the gate electrode metal are drawn out from approximately the central position of the finger portions in their respective regions, so that the current density is highest at the central position of both finger portions. becomes high, and both ends of those finger portions become lower than the center position, resulting in the same current density at both ends.

[実施例] 以下に、この発明の実施例について、図を参照して説明
する。
[Examples] Examples of the present invention will be described below with reference to the drawings.

第1図は、この発明の電極引出し構造を有する半導体装
置の半導体基板部分の平面図である。
FIG. 1 is a plan view of a semiconductor substrate portion of a semiconductor device having an electrode lead-out structure according to the present invention.

この半導体基板11には、従来例を示す第7図と同様に
PE  NB  Pa  Nc層の四層が形成され、N
1層上にカソード電極金属12.25層上にゲート電極
金属13が設けられる。
On this semiconductor substrate 11, four layers of PE NB Pa Nc layers are formed, as in FIG. 7 showing the conventional example.
Cathode metal 12 is provided on one layer, and gate electrode metal 13 is provided on 25 layers.

これらのカソード電極金属12およびゲート電極金属1
3は、その直下のそれぞれの領域、すなわち、NIl:
NおよびPB層のパターン形状に沿って互いにくし歯状
に入組んだ形状を有するが、それぞれのフィンガ部12
a、13aの形状は異なっている。
These cathode electrode metal 12 and gate electrode metal 1
3 is the respective area directly below it, that is, NIl:
Although the N and PB layers have a comb-like intricate shape along the pattern shapes, each finger portion 12
The shapes of a and 13a are different.

すなわち、カソード電極金属12のフィン力部12aの
形状は、第1図のA−A線に沿う断面図である第2図に
示すように、カソード領域14上のほぼ全面に付着した
カソード電極金属第14部12bと、この方ソード電極
金属第1層部12bのほぼ中央の位置から立上る前記カ
ソード電極金属第1層部12bに連続して設けた立上り
部12Cと、この立上り部12cに連続して、たとえば
5102のような絶縁膜15上に覆い被さるように設け
られたカソード基幹部12dとから構成される形状とな
っている。また、ゲート電極金属13のフィンガ部13
aの形状は、第1図のB−B線に沿う断面図である第3
図に示すように、ゲート領域16上のほぼ全面に付着し
たゲート電極金属第1層部13bと、このゲート電極金
属第1N!部13bのほぼ中央の位置から立上る前記ゲ
ート電極金属第1層部13bに連続して設けた立上り部
13cと、この立上り部13cに連続して、前記同様の
絶縁膜15上に覆い被さるように設けられたゲート基幹
部13dとから構成された形状となっている。
That is, the shape of the fin force portion 12a of the cathode electrode metal 12 is as shown in FIG. 2, which is a cross-sectional view taken along line A-A in FIG. The fourteenth portion 12b, a rising portion 12C that is continuous to the cathode electrode metal first layer portion 12b rising from a substantially central position of the cathode electrode metal first layer portion 12b, and a rising portion 12C that is continuous to the cathode electrode metal first layer portion 12b. For example, the cathode main body 12d, such as 5102, is provided to cover the insulating film 15. Further, the finger portion 13 of the gate electrode metal 13
The shape of a is shown in Figure 3, which is a cross-sectional view taken along line B-B in Figure 1.
As shown in the figure, the gate electrode metal first layer portion 13b adheres to almost the entire surface of the gate region 16, and this gate electrode metal first layer portion 1N! A rising portion 13c is provided continuously to the gate electrode metal first layer portion 13b rising from a substantially central position of the portion 13b, and a rising portion 13c is provided continuously to the rising portion 13c so as to cover the same insulating film 15 as described above. The gate main section 13d is provided in the gate main section 13d.

第4図は、上記の電極金属の概略構造を示す斜視図であ
る。この図からも明らかなように、カソード電極金属1
2およびゲート電極金属13が、それぞれのカソード領
域14およびゲート領域16のほぼ中央の位置から、は
ぼ対称になるように引出された電極金属の引出し構造と
なる。
FIG. 4 is a perspective view showing a schematic structure of the above-mentioned electrode metal. As is clear from this figure, cathode electrode metal 1
2 and the gate electrode metal 13 are drawn out almost symmetrically from substantially central positions of the respective cathode regions 14 and gate regions 16, forming an electrode metal lead-out structure.

なお、図中、17はカソード基幹部12dに設けたワイ
ヤ・ボンデングなどにより外部へ導出するだめのカソー
ドリート線、18はゲート基幹部13dに設けた同じく
ワイヤ・ボンデングなどにより外部へ導出するためのゲ
ートリート線である。
In the figure, 17 is a cathode lead line provided on the cathode main part 12d to lead out to the outside by wire bonding, etc., and 18 is a cathode lead line provided in the gate main part 13d to lead out to the outside by wire bonding, etc. This is the Gateliet line.

上記の構造により第5図に示すように、カソード電極金
属12のフィンガ部12aのE−F点の間では、その中
央の位置での電流密度が最も高くなり、また、ゲート電
極金属13のフィンガ部13aのG−H点の間でも、そ
の中央の位置での電流密度が最も高くなり、両者の電流
密度の分布パターンが同図(b)、(c)に示すように
一致するようになる。
With the above structure, as shown in FIG. Even between points G and H in part 13a, the current density at the central position is the highest, and the distribution patterns of current densities in both areas match as shown in FIGS. (b) and (c). .

その結果、従来のようにカソード電極金属12のE点で
の主電流の電流密度と、ゲート電極金属13のG点での
ゲート電流の電流密度との関係が反比例間係にならず、
互いに一致し、ゲート・ターン・オフ電流(ITQO)
による電流破壊が効果的に防止され、ゲート・ターン・
オフ特性を効果的に改善できることとなる。
As a result, the relationship between the current density of the main current at point E of the cathode electrode metal 12 and the current density of the gate current at point G of the gate electrode metal 13 does not become inversely proportional as in the conventional case.
Match each other, gate turn-off current (ITQO)
This effectively prevents current breakdown due to gate, turn,
This means that the off-state characteristics can be effectively improved.

次に、第6図の工程図に基づき、上記電極引出し構造を
有するこの発明の半導体装置の製造方法を説明する。
Next, a method for manufacturing a semiconductor device of the present invention having the above-mentioned electrode lead-out structure will be explained based on the process diagram of FIG.

まず、工程(イ)において、N型の半導体基板11を用
いて、その両面に公知の方法でP型不純物を拡散して2
8層16およびPE層19を形成する。
First, in step (a), an N-type semiconductor substrate 11 is used, and P-type impurities are diffused onto both sides of the substrate by a known method.
8 layers 16 and PE layer 19 are formed.

次に、工程(ロ)において、前記15層16内にNEF
’14を選択拡散した後、工程(ハ〉において、510
2などの絶縁膜15を形成する。
Next, in step (b), NEF is added into the 15 layers 16.
After selectively diffusing '14, in step (c), 510
An insulating film 15 such as 2 is formed.

その後、工程(ニ)において、絶縁膜15に窓明け20
を施し、工程(ホ)において、前記の窓明け20の部分
にアルミなどの金属を蒸着し、カソード電極金属第1層
部12bを形成する。
After that, in step (d), a window 20 is formed in the insulating film 15.
In step (E), a metal such as aluminum is vapor-deposited on the opening 20 to form the cathode electrode metal first layer portion 12b.

次に、工程(へ)において、上記カソード電極金属第1
層部12b上に、再び絶縁膜15を形成し、その絶縁膜
15の中央の位置に窓明け21を行う。
Next, in step (c), the cathode electrode metal first
An insulating film 15 is formed again on the layer portion 12b, and a window 21 is formed at the center of the insulating film 15.

さらに、工程(ト)において、前記窓明け21の部分に
、前記同様にアルミなどの金属を蒸着して立上り部12
cを形成するとともに、絶縁膜15を覆い被せるように
してカソード基幹部12dを形成する。
Furthermore, in step (g), a metal such as aluminum is deposited on the opening 21 in the same way as above, and the rising part 12
c, and at the same time, a cathode base portion 12d is formed so as to cover the insulating film 15.

最後に、工程(チ)において、絶縁膜15上のカソード
基幹部12dと反対側となる蒸着金属を除去してカソー
ド例の電極金属引出し構造が完成する。
Finally, in step (h), the vapor deposited metal on the insulating film 15 on the side opposite to the cathode main body 12d is removed to complete the electrode metal lead-out structure of the cathode example.

同様の工程を経てゲート側の電極金属引出し構造を製作
し、第1図に示すような両者はぼ対称形状の電極金属引
出し構造を得る。
The electrode metal lead-out structure on the gate side is fabricated through the same process, and the electrode metal lead-out structure has a substantially symmetrical shape as shown in FIG. 1.

[発明の効果コ 以上の説明のように、この発明の半導体装置は、くし歯
状の複数のフィンガ部を形成したカソード領域上、およ
びゲート領域上に設けるカソード電極金属、およびゲー
ト電極金属が、前記カソード領域、およびゲート領域の
フィン力部のほぼ中央の位置から引出されるようにした
ので、両フィンガ部の中央部で最も高くなる電流密度の
分布パターンが得られ、主電流およびゲート電流がそれ
ぞれ基幹部に集中することなく、電流密度のアンバラン
スが避けられ、GTOのゲート・ターン・オフ特性を改
善できるなどの優れた効果を奏する。
[Effects of the Invention] As described above, in the semiconductor device of the present invention, the cathode electrode metal provided on the cathode region in which a plurality of comb-like finger portions are formed, and the gate electrode metal provided on the gate region, Since the current is drawn from approximately the center of the fin force portions of the cathode region and the gate region, a distribution pattern in which the current density is highest at the center of both finger portions is obtained, and the main current and gate current are Since the current density is not concentrated on the main body, an unbalance in the current density can be avoided, and the gate turn-off characteristics of the GTO can be improved.

なお、上記の実施例では、GTOのゲート・ターン・オ
フ特性について述べたか、同じ< GTOのゲート・タ
ーン・オン特性についても改善されることは言うまでも
ない。
Incidentally, in the above embodiment, the gate turn-off characteristics of the GTO have been described, but it goes without saying that the gate turn-on characteristics of the GTO can also be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、この発明の電極引出し構造を有する半導体装
置の半導体基板部分の平面図、第2図は、第1図のA−
A線に沿う断面図、第3図は、第1図のB−B線に沿う
断面図、第4図は、上記電極引出し構造を有する半導体
装置の斜視図、第5図(a)、(b)、(C)は、この
発明による電流密度の分布パターンを説明するための図
、第6図は、この発明の半導体装置の製造方法の一例を
示す工程図、第7図は、従来の電極引出し構造を有する
半導体装置の半導体基板部分の平面図、第8図は、第7
図のC−C線に沿う断面図、第9図(a)、(b)、(
c)は、従来の電流密度の分布パターンを説明するため
の図である。 12・・・・カソード電極金属 12a・・・フィンガ部 12b・・・カソード電極金属第1層部12c・・・立
上り部 12d・・・カソード基幹部 13・・・・ゲート電極金属 13a・・・フィンガ部 13b・・・ゲート電極金属第1層部 13c・・・立上り部 13d・・・ゲート基幹部 17・・・・カソードリード線 18・・・・ゲートリード線
FIG. 1 is a plan view of a semiconductor substrate portion of a semiconductor device having an electrode lead-out structure according to the present invention, and FIG. 2 is a plan view of a semiconductor substrate portion shown in FIG.
3 is a sectional view taken along line A, FIG. 3 is a sectional view taken along line BB in FIG. b) and (C) are diagrams for explaining the current density distribution pattern according to the present invention, FIG. 6 is a process diagram showing an example of the method for manufacturing a semiconductor device according to the present invention, and FIG. 7 is a diagram for explaining the current density distribution pattern according to the present invention. A plan view of a semiconductor substrate portion of a semiconductor device having an electrode lead-out structure, FIG.
Cross-sectional views along line C-C in the figure, Figures 9(a), (b), (
c) is a diagram for explaining a conventional current density distribution pattern. 12...Cathode electrode metal 12a...Finger portion 12b...Cathode electrode metal first layer portion 12c...Rising portion 12d...Cathode core portion 13...Gate electrode metal 13a... Finger portion 13b...Gate electrode metal first layer portion 13c...Rising portion 13d...Gate core portion 17...Cathode lead wire 18...Gate lead wire

Claims (1)

【特許請求の範囲】[Claims] 複数のフィンガ部を有し、カソード領域とゲート領域が
互いに、くし歯状に入組み、これらカソード領域とゲー
ト領域上に、それぞれカソード電極金属、およびゲート
電極金属が設けられ、前記カソード電極金属およびゲー
ト電極金属上から、それぞれ外部へリード線が引出され
る構造を備えた半導体装置において、前記カソード領域
およびゲート領域のフィンガ部のほぼ中央の位置から絶
縁層を貫通して立上り、この絶縁層に覆い被さるように
前記半導体基板の周縁部に延びる前記カソード電極金属
およびゲート電極金属を有し、ゲート・ターン・オン・
オフ時の前記カソード電極金属およびゲート電極金属の
フィンガ部における電流密度の均衡が維持されるように
したことを特徴とする半導体装置。
It has a plurality of finger parts, a cathode region and a gate region are interwoven with each other in a comb-like shape, and a cathode electrode metal and a gate electrode metal are respectively provided on the cathode region and the gate region. In a semiconductor device having a structure in which lead wires are drawn out from above the gate electrode metal, the lead wires extend from approximately the center of the finger portions of the cathode region and the gate region, penetrate through the insulating layer, and extend into the insulating layer. The cathode electrode metal and the gate electrode metal extend to the peripheral edge of the semiconductor substrate so as to cover the semiconductor substrate, and the gate turn-on
A semiconductor device characterized in that a balance of current densities in the finger portions of the cathode electrode metal and the gate electrode metal is maintained when the device is off.
JP1982586A 1986-01-31 1986-01-31 Semiconductor device Pending JPS62179152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982586A JPS62179152A (en) 1986-01-31 1986-01-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982586A JPS62179152A (en) 1986-01-31 1986-01-31 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS62179152A true JPS62179152A (en) 1987-08-06

Family

ID=12010076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982586A Pending JPS62179152A (en) 1986-01-31 1986-01-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS62179152A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507427A (en) * 1973-05-18 1975-01-25
JPS57117276A (en) * 1981-01-14 1982-07-21 Hitachi Ltd Semiconductor device
JPS6012790A (en) * 1983-07-01 1985-01-23 松下電工株式会社 Method of preventing moisture and insulating circuit mounting board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507427A (en) * 1973-05-18 1975-01-25
JPS57117276A (en) * 1981-01-14 1982-07-21 Hitachi Ltd Semiconductor device
JPS6012790A (en) * 1983-07-01 1985-01-23 松下電工株式会社 Method of preventing moisture and insulating circuit mounting board

Similar Documents

Publication Publication Date Title
KR900003839B1 (en) Insulation gate field effect transistor
US5468668A (en) Method of forming MOS-gated semiconductor devices having mesh geometry pattern
US4231059A (en) Technique for controlling emitter ballast resistance
US4223332A (en) Thyristor having an anode transverse field emitter
JPH04321274A (en) Schottky barrier semiconductor device
CA1088214A (en) Semiconductor component
US5100814A (en) Semiconductor device and method of manufacturing the same
JPS62179152A (en) Semiconductor device
JPH04127474A (en) Turn-off type semiconductor element, manufacture thereof and power converter using the same
US4757025A (en) Method of making gate turn off switch with anode short and buried base
US3644799A (en) Semiconductor element having at least one control electrode
JPH0580157B2 (en)
CA1212781A (en) Semiconductor power component and method of manufacturing
KR960014456B1 (en) Semiconductor device and method for manufacturing the same
US4054897A (en) Semiconductor device with high frequency, high power output
US20030183874A1 (en) Semiconductor device
JPH0534116Y2 (en)
JP2604175B2 (en) High-speed switching thyristor
JP2721008B2 (en) Semiconductor device
JPH06120523A (en) Semiconductor device
JPS62293738A (en) Semiconductor device
CA1200018A (en) Semiconductor device having rapid removal of majority carriers from active base region thereof at device turn-off and method of fabricating this device
JPH01292862A (en) Semiconductor device
JPH0442918Y2 (en)
JPS62244170A (en) Transistor