JPS6217911B2 - - Google Patents

Info

Publication number
JPS6217911B2
JPS6217911B2 JP54121361A JP12136179A JPS6217911B2 JP S6217911 B2 JPS6217911 B2 JP S6217911B2 JP 54121361 A JP54121361 A JP 54121361A JP 12136179 A JP12136179 A JP 12136179A JP S6217911 B2 JPS6217911 B2 JP S6217911B2
Authority
JP
Japan
Prior art keywords
signal
phase
gate
circuit
timing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54121361A
Other languages
Japanese (ja)
Other versions
JPS5644242A (en
Inventor
Masaaki Atobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12136179A priority Critical patent/JPS5644242A/en
Publication of JPS5644242A publication Critical patent/JPS5644242A/en
Publication of JPS6217911B2 publication Critical patent/JPS6217911B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 この発明はTDMA(時分割多元接続)方式に
おけるバースト状信号よりタイミング信号を抽出
する回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for extracting a timing signal from a burst signal in a TDMA (time division multiple access) system.

TDMA方式のうちで、N相(N:正整数)位
相変調器を駆動するM筒のデータ信号系列(M:
1を除く正整数、M<N)のうち少なくとも1系
列の符号変化のタイミングを他の系列と著しく異
ならせる、いわゆるオフセツトPSK(Phase
Shift Keying)方式が最近注目されている。この
オフセツトPSK通信方式はその変調波に包絡線変
動が少なく非線形応答を持つ伝送路を通してもそ
の非線形特性の影響を受けることが少ない。この
ため、この通信方式は衛星通信システムのような
衛星(トランスポンダー)搭載の増幅器を飽和レ
ベルで使用した方が送信電力の有効利用になると
ともに、システム経費の低減につながるようなシ
ステムに適用すれば効果的である。しかし、従来
のPSK変調に比較してオフセツト変調が追加され
ること、飽和レベルで伝送されるので包絡線変動
が少ないこと、また通常の通信システムでは信号
対雑音比が良好でないこと等のためオフセツト変
復調装置を実現するにあたつては数々の問題を解
決しなければならない。
In the TDMA system, M cylinder data signal sequences (M:
The so-called offset PSK (Phase
Shift Keying) method has been attracting attention recently. This offset PSK communication system has little envelope fluctuation in its modulated wave, and is not affected by its nonlinear characteristics even if it passes through a transmission line with a nonlinear response. Therefore, this communication method should be applied to systems such as satellite communication systems where using the amplifier on board the satellite (transponder) at the saturation level will make more effective use of the transmission power and will lead to a reduction in system costs. Effective. However, compared to conventional PSK modulation, offset modulation is added, there is less envelope fluctuation because it is transmitted at a saturation level, and the signal-to-noise ratio is not good in normal communication systems. A number of problems must be solved in realizing a modem device.

バースト通信方式においては情報を伝送する場
合のみ送信動作が行なわれる。このようなバース
ト通信方式の利点は所要電力が節減できること、
同一の衛星、同一の周波数を用いて多数個の送信
局間で通信が行えることである。以上の理由から
衛星通信等の系においてはバースト状のオフセツ
トPSK通信方式が採用されるが、この通信方式に
おいては受信される各バースト毎に基準搬送波と
タイミング信号の再生が必要である。ところがこ
のような基準搬送波およびタイミング信号といつ
た基準信号はバースト到来と同時に再生されるも
のではなく、一般にある時間の遅れを伴なう。こ
の基準信号の再生に要する時間をアクイジシヨン
時間と称する。このアクイジシヨン時間の間は基
準信号が確立していないため情報を伝達すること
ができない。そこでバーストの先端部分にアクイ
ジシヨン時間に相当した時間だけ継続する、通信
情報を含まず、専ら基準信号の確立を促すための
前置語(プリアンブルワード、通常は基準信号の
確立を促すための同期用の語と、送信局識別用の
語を含めて前置語というが、ここでは同期用の語
のみを前置語と称することにする。)を設け、そ
の後に情報語(インフオメーシヨンワード)を続
けるという方法が用いられる。このような前置語
と情報語とからなるバーストによつて行なう通信
においては通信の効率を上げるために前置語をで
きるだけ短かくすることが要求される。すなわ
ち、前置語に要求される性能は短時間のうちに基
準搬送波に関する情報とタイミング信号に関する
情報を確実に伝送することである。さらに付加的
性能として、受信側においてバーストの前置語の
部分と情報語部分の境界を検出するための情報を
含んでいることが望ましい。
In the burst communication method, a transmission operation is performed only when transmitting information. The advantages of this type of burst communication method are that the required power can be reduced;
It is possible to communicate between multiple transmitting stations using the same satellite and the same frequency. For the above reasons, a burst offset PSK communication system is adopted in systems such as satellite communication, but in this communication system, it is necessary to reproduce the reference carrier wave and timing signal for each received burst. However, such reference signals such as a reference carrier wave and a timing signal are not reproduced simultaneously with the arrival of a burst, but are generally accompanied by a certain time delay. The time required to reproduce this reference signal is called acquisition time. During this acquisition time, no information can be transmitted because a reference signal has not been established. Therefore, at the leading edge of a burst, a preamble word (usually used for synchronization to promote the establishment of a reference signal) that does not contain any communication information and continues for a time corresponding to the acquisition time is used. , and the word for transmitting station identification are called prefix words, but here only the word for synchronization will be called prefix word.), followed by an information word. The method used is to continue. In such communication performed by bursts consisting of a prefix word and an information word, it is required to make the prefix word as short as possible in order to improve communication efficiency. That is, the performance required of the prefix is to reliably transmit information regarding the reference carrier wave and information regarding the timing signal within a short period of time. Furthermore, as additional performance, it is desirable to include information for detecting the boundary between the prefix part and the information word part of the burst on the receiving side.

タイミング信号再生のアクイジシヨン時間を短
かくし、しかもその位相ジツタを小さくするとい
う立場から前置語は深い変調波であることが望ま
しいが、基準搬送波を再生しアクイジシヨン時間
を短かくしたいという立場からはこれに相反す
る。また、前置後に後続する情報語がオフセツト
PSK変調波である場合にはその変調波の包絡線変
動がもともと少なく、しかもその特徴を生かして
非線形伝送路をその飽和レベルで出力される場合
が大部分であるため、包絡線検波によるタイミン
グ信号の抽出は困難である。
From the standpoint of shortening the acquisition time for timing signal reproduction and reducing the phase jitter, it is desirable that the prefix be a deeply modulated wave, but from the standpoint of reproducing the reference carrier wave and shortening the acquisition time, it is desirable to use a deep modulation wave. contradicts. Also, the information word that follows after the prefix is offset.
In the case of a PSK modulated wave, the envelope fluctuation of the modulated wave is originally small, and in most cases the nonlinear transmission path is output at its saturation level by taking advantage of this characteristic, so the timing signal is generated by envelope detection. is difficult to extract.

本発明の目的は、このように相反する問題及び
困難を解決したオフセツトPSK変調波からタイミ
ング信号を再生する回路を提供することにある。
An object of the present invention is to provide a circuit for regenerating a timing signal from an offset PSK modulated wave that solves these contradictory problems and difficulties.

このため、本発明では前置語全体にわたつて適
当な位相変調をかけ、この変調波からタイミング
信号と搬送波とを併行して再生する方式を採用す
る。また、再生方式としては遅延検波等の位相検
波、あるいはFM検波法等の周波数弁別方式を採
用する。
For this reason, the present invention employs a method in which appropriate phase modulation is applied over the entire prefix word, and a timing signal and a carrier wave are simultaneously reproduced from this modulated wave. Further, as a reproduction method, phase detection such as delayed detection or frequency discrimination method such as FM detection is adopted.

本発明によれば、搬送波に位相αと位相β(α
及びβは任意の位相、但しβ−α≠ο、π)を交
互にとるよう位相変調をかけた前置語とこの前置
後に接続する情報語を有するバース信号を入力す
る端子と、この入力端子に接続され前置語部分よ
りタイミング信号を抽出する手段と、制御信号に
応答して発振周波数を変化させ再生タイミング信
号を出力する基準タイミング信号発生手段と、タ
イミング信号抽出手段の出力と基準タイミング信
号発生手段の出力との位相差に応答して前記制御
信号を発生する位相差検出手段と、この位相差検
出手段と基準タイミング信号発生手段との間に接
続されゲート信号に応答して前記制御信号を選択
的に基準タイミング信号発生手段に供給するゲー
ト手段と、バースト信号の前置語と情報語との境
界を検出してゲート信号を発生しこのゲート信号
をゲート手段に供給するゲート信号検出手段とを
含むタイミング信号再生回路が得られる。
According to the present invention, the carrier wave has a phase α and a phase β (α
and β are arbitrary phases, but β − α≠ο, π) A terminal for inputting a burst signal having a prefix word and an information word connected after the prefix, and this input means connected to a terminal for extracting a timing signal from a prefix portion; a reference timing signal generating means for changing an oscillation frequency in response to a control signal and outputting a reproduction timing signal; and an output of the timing signal extracting means and a reference timing. phase difference detection means for generating the control signal in response to the phase difference with the output of the signal generation means; gate means for selectively supplying the signal to the reference timing signal generation means; and gate signal detection for detecting the boundary between the prefix word and the information word of the burst signal to generate a gate signal and supplying the gate signal to the gate means. A timing signal regeneration circuit including means is obtained.

以下図面を参照しながら本発明を詳細に説明す
る。
The present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例を示すブロツク図で
ある。
FIG. 1 is a block diagram showing one embodiment of the present invention.

参照数字1及び8は入力端子を示す。また2は
タイミング信号抽出回路であり、使用する通信回
線により異なるがFM検波法、遅延検波法、包絡
線検波法等の方法を採用して受信バーストの先頭
部に設置されて搬送波に位相αと位相β(β−α
≠ο、π)を交互にとるように位相変調された前
置語部分よりタイミング信号を抽出する。抽出回
路2により抽出されたタイミング信号成分は、ジ
ツタ除去回路3(例えば、帯域通過波器及び振
幅制限器で構成)により位相ジツタ成分、振幅ジ
ツタ成分を除去されたのち位相比較回路4に供給
される。位相比較器4は基準クロツク発振源6の
出力を位相可変回路5を通過したものと、先きの
ジツタ成分除去回路2の出力とを位相比較して位
相差成分を検出しゲート回路7に供給する。ゲー
ト回路7ではゲート信号検出回路8で検出された
信号が供給され、ゲート信号がオンの状態では先
きの位相差成分を適宜増幅し位相可変回路5に供
給する。この結果受信されたタイミング信号に位
相が近ずけられた基準クロツク信号が出力端子9
より他の受信回路へ供給される。以上の動作は帰
還回路を形成するためゲート回路7に供給される
ゲート信号がオンの状態である間は継続され端子
9より出力される基準クロツク発振源6の位相が
受信されたデイジタル信号のタイミング位相によ
り近ずくように制御される。しかるにゲート回路
7はゲート信号がオフの間はオフになる直前の位
相可変回路制御電圧を保持するように作用する。
このため受信される信号のタイミング周波数の安
定度が良く、また基準クロツク発振源6の安定度
も良く、両者の周波数差で周波数変動を含めた値
を△、位相制御帰還回路の受信クロツク信号位
相に対する追従語差を△θ、ゲート回路が保持し
なければならない時間間隔を△τとすると、再生
クロツク信号の位相誤差θsは一受信バーストに
対してF式(1)で与えられる。
Reference numbers 1 and 8 indicate input terminals. 2 is a timing signal extraction circuit, which is installed at the beginning of the received burst and uses a method such as FM detection, delay detection, or envelope detection, depending on the communication line used, and is installed at the beginning of the received burst to set the phase α to the carrier wave. Phase β (β−α
A timing signal is extracted from the prefix part that is phase-modulated so as to alternately take ≠ο, π). The timing signal component extracted by the extraction circuit 2 is supplied to the phase comparator circuit 4 after phase jitter components and amplitude jitter components are removed by a jitter removal circuit 3 (for example, composed of a bandpass filter and an amplitude limiter). Ru. The phase comparator 4 compares the phase of the output of the reference clock oscillation source 6 that has passed through the phase variable circuit 5 with the output of the jitter component removal circuit 2, detects a phase difference component, and supplies the detected phase difference component to the gate circuit 7. do. The gate circuit 7 is supplied with the signal detected by the gate signal detection circuit 8 , and when the gate signal is on, it appropriately amplifies the previous phase difference component and supplies it to the phase variable circuit 5 . As a result, a reference clock signal whose phase is brought closer to the received timing signal is output to the output terminal 9.
The signal is then supplied to other receiving circuits. The above operation continues while the gate signal supplied to the gate circuit 7 is on to form a feedback circuit, and the phase of the reference clock oscillation source 6 output from the terminal 9 is the timing of the received digital signal. It is controlled to be closer to the phase. However, while the gate signal is off, the gate circuit 7 acts to hold the phase variable circuit control voltage immediately before turning off.
Therefore, the stability of the timing frequency of the received signal is good, and the stability of the reference clock oscillation source 6 is also good. Let Δθ be the follow-up word difference for Δθ, and Δτ be the time interval that the gate circuit must maintain, then the phase error θ s of the recovered clock signal is given by equation F (1) for one received burst.

θs=△θ+2π・△・△τ(rad) (1) 通常のデイジタル信号システムにおける受信側の
復調回路で復調波形を識別再生する際に許容され
る再生タイミング信号の位相誤差θsは約0.2
(rad)以下であるので、これを満足するように△
・△τを設足できるとともに△θの値を充分小
さくできるように位相制御帰還回路の特性が構成
しうるのならば、この発明によるタイミング信号
再生回路がデイジタル通信システムにおいて採用
されうることが容易に理解される。
θ s = △θ + 2π・△・△τ (rad) (1) In a normal digital signal system, the allowable phase error θ s of the reproduction timing signal when identifying and reproducing the demodulated waveform in the demodulation circuit on the receiving side is approximately 0.2
(rad) or less, so △
・If the characteristics of the phase control feedback circuit can be configured so that △τ can be established and the value of △θ can be made sufficiently small, the timing signal regeneration circuit according to the present invention can easily be adopted in a digital communication system. be understood.

第2図は第1図で説明した実施例のうちタイミ
ング信号抽出回路2の具体的な一実施例のブロツ
ク図を示す。この実施例は受信バースト状信号の
前置語の部分より遅延検波法によりタイミング信
号の抽出を行なう回路の構成を示す。入力端子1
より入力した受信信号は遅延回路2を通過して一
定時間T/2あるいはT(T:シンボル周期=タ
イミング周波数の逆数)だけ遅延されたのち位相
検波回路13に供給される。一方、端子1より入
力した受信信号は一部分岐されて位相検波回路1
3の他方の端子に供給されて遅延検波回路を構成
する。本実施例に示す遅延検波回路で遅延回路1
2の遅延時間をTに選んだ場合、あるいは先に述
べたFM検波回路をクロツク抽出用に用いた場合
は前置語部分受信時に発生する検波出力がタイミ
ング信周波数をsとすると、s/2となつて送出
される。このため本実施例では遅延回路12の遅
延時間をTに選択した場合として、位相検波回路
13の出力を2逓倍回路14に入力しタイミング
信号周波数sを得て端子11に送出した場合と
して示している。またこのタイミング抽出回路と
して包絡線検波器を使用する方法は簡易で良い方
法であるが、受信信号が非線形回路を飽和出力で
伝送されてくるような場合には包絡線検波出力に
含まれるタイミング信号周波数成分が非常に小さ
くなり抽出信号の信号対雑音比が悪くなり良い方
法とは言えない。これは例えばバースト状オフセ
ツトPSK変調を情報語部分に採用している場合な
どには非線形伝送回路を通過して受信されるので
この例にあてはまると言える。
FIG. 2 shows a block diagram of a specific embodiment of the timing signal extraction circuit 2 of the embodiment described in FIG. This embodiment shows the configuration of a circuit that extracts a timing signal from a prefix portion of a received burst signal using a delay detection method. Input terminal 1
The input received signal passes through the delay circuit 2 and is delayed by a predetermined time T/2 or T (T: symbol period = reciprocal of the timing frequency) before being supplied to the phase detection circuit 13. On the other hand, the received signal input from terminal 1 is partially branched to the phase detection circuit 1.
3 to form a delay detection circuit. Delay circuit 1 in the delay detection circuit shown in this embodiment
If the delay time of 2 is selected as T, or if the previously mentioned FM detection circuit is used for clock extraction, the detection output generated when receiving the prefix part will be s /2, where s is the timing signal frequency. It is sent out as follows. Therefore, in this embodiment, the case is shown in which the delay time of the delay circuit 12 is selected as T, and the output of the phase detection circuit 13 is inputted to the doubling circuit 14 to obtain the timing signal frequency s , which is sent to the terminal 11. There is. Also, using an envelope detector as this timing extraction circuit is a simple and good method, but if the received signal is transmitted through a nonlinear circuit with a saturated output, the timing signal included in the envelope detection output This is not a good method because the frequency components become very small and the signal-to-noise ratio of the extracted signal becomes poor. This can be said to apply to cases where, for example, burst-like offset PSK modulation is employed in the information word portion, since the information is received after passing through a nonlinear transmission circuit.

第3図は第1図で説明した実施例のうちゲート
回路7の具体的実施例のブロツク図を示す。即
ち、端子17より入力した位相比較電圧は増幅器
18により適宜増幅されたのち、スイツチS1を通
じコンデンサーC1を充電したのち高入力インピ
ーダンスの増幅器19に供給される。この動作は
スイツチS1をドライブする端子15より供給され
るゲート信号がスイツチS1をオンする方向の電圧
である場合のことであり、スイツチS1がオフする
方向の電圧である場合はオフになる直前までにコ
ンデンサーC1に充電された電位がそのまま保持
される。これは増幅器19が高入力インピーダン
スであるため先きに充電された電位がスイツチS1
がオフの間は流出することはなく保持されるため
である。従つて、このゲート回路では端子15に
供給されるゲート信号がスイツチS1をオンする方
向の電圧である場合は、端子17に供給される位
相比較電圧を適宜増幅し端子16より出力し位相
可変回路5に帰還することによりタイミング信号
再生帰還回路を形成せしめ、ゲート信号がスイツ
チS1をオフする方向の電圧である場合は再生タイ
ミング波の出力位相をスイツチS1をオフする直前
の位相に保持するように作用する。
FIG. 3 shows a block diagram of a specific embodiment of the gate circuit 7 of the embodiment described in FIG. That is, the phase comparison voltage inputted from the terminal 17 is suitably amplified by the amplifier 18, charges the capacitor C1 through the switch S1 , and then is supplied to the amplifier 19 having a high input impedance. This operation occurs when the gate signal supplied from terminal 15 that drives switch S 1 is a voltage that turns switch S 1 on, and when the voltage is such that it turns off switch S 1 , it turns off. The potential charged in the capacitor C 1 just before the current is maintained is maintained as it is. This is because the amplifier 19 has a high input impedance, so the previously charged potential is applied to the switch S1 .
This is because it is retained without leaking while it is off. Therefore, in this gate circuit, when the gate signal supplied to the terminal 15 is a voltage that turns on the switch S1 , the phase comparison voltage supplied to the terminal 17 is appropriately amplified and outputted from the terminal 16, and the phase is varied. A timing signal regeneration feedback circuit is formed by feeding back to circuit 5, and when the gate signal is a voltage in the direction of turning off switch S1 , the output phase of the regenerated timing wave is maintained at the phase immediately before turning off switch S1 . It acts like this.

第4図には第1図に説明した実施例のうちでゲ
ート信号検出回路8の一実施例のブロツク図を示
す。この実施例は第2図に示す遅延検波回路によ
るタイミング信号抽出回路と同じものを使用しタ
イミング波信号を抽出し、タイミング周波数s
の2分周波数(=1/2sを中心とする帯域波器2 0を通過させて抽出したタイミング波信号の位相
ジツタ成分を除去し、それと同時に伝送路途中で
追加され受信されるまでに増加した熱雑音を除去
して信号対雑音比を向上させる。この信号対雑音
比を向上した信号は検波器21によつて検波され
ゲート信号を発生し端子15より出力される。受
信したバースト状信号の先頭部に設置されている
前置語が搬送波に位相αと位相βを交互にとるよ
うに位相変調された信号である場合は、遅延検波
回路出力にはs/2(s:タイミング周波数)の
周波数信号が送出されるが、この前置語に後続す
る情報語の部分では遅延検波回路出力がランダム
信号となり特定の周波数成分を有さない。このた
s/2を中心周波数とする帯域波器20を通
過したあとでは前置語部分と情報語部分とでは通
過してくる信号量が著じるしく異なる。このため
この出力を検波器21により電力検波し、その検
波レベルの大小により受信信号が前置語部分であ
るか情報語部分であるかを区別するゲート信号を
作成することができる。この過程は後で第7図を
使用して更に詳細に説明する。
FIG. 4 shows a block diagram of one embodiment of the gate signal detection circuit 8 among the embodiments described in FIG. In this embodiment, a timing signal extraction circuit using a delay detection circuit shown in FIG. 2 is used to extract a timing wave signal, and the timing frequency s
It removes the phase jitter component of the timing wave signal extracted by passing it through the band wave generator 20 centered at the half frequency (= 1/2 s) , and at the same time removes the phase jitter component of the timing wave signal which is added in the middle of the transmission path and increases until it is received. The signal with improved signal-to-noise ratio is detected by the detector 21 to generate a gate signal, which is output from the terminal 15.The received burst signal If the prefix placed at the beginning of is a signal that has been phase-modulated so that the carrier wave alternates between phase α and phase β, the delay detection circuit output has s /2 ( s : timing frequency) However, in the information word part following this prefix word, the output of the differential detection circuit becomes a random signal and does not have a specific frequency component.Therefore, a band wave with a center frequency of s /2 is transmitted. After passing through the detector 20, the amount of signal passing through the prefix word part and the information word part is significantly different.For this reason, this output is power detected by the detector 21, and reception is determined by the magnitude of the detection level. A gate signal can be created that distinguishes whether a signal is a prefix word part or an information word part.This process will be explained in more detail later using FIG.

第5図はこの発明の他の一実施例を示すブロツ
ク図である。第5図において構成要素1,2,
3,4,5,6,7及び9は第1図の構成要素と
同じである。
FIG. 5 is a block diagram showing another embodiment of the present invention. In Fig. 5, components 1, 2,
3, 4, 5, 6, 7 and 9 are the same as the components in FIG.

この実施例においてはゲート回路7をドライブ
するゲート信号が端子22より外部から供給され
ている。例えば、衛星通信システムのような通信
系においてはあらかじめ他のパイロツト信号を受
信することにより受信すべき信号が各フレーム周
期のどのタイミングで受信されるか知ることがで
きる。このような場合には、このタイミング情報
を基準として論理演算を行うことによりゲート信
号を作成することができる。本実施例はこのよう
な場合を考慮して考案されたものである。
In this embodiment, a gate signal for driving the gate circuit 7 is supplied from the outside through a terminal 22. For example, in a communication system such as a satellite communication system, by receiving other pilot signals in advance, it is possible to know at what timing in each frame period a signal to be received will be received. In such a case, a gate signal can be created by performing a logical operation based on this timing information. The present embodiment was devised in consideration of such a case.

第6図はこの発明のさらに他の実施例を示すブ
ロツク図である。構成要素1,2,3,4,7,
8,9は第1図の構成要素と同じである。この実
施例では大部分の構成要素は第1図と同じである
が、第1図に示す位相可変回路5と基準クロツク
発振源6が電圧制御形基準クロツク発信源
(Vcxo)23に置き換つている。これはゲート回
路出力7の出力で位相可変回路5をドライブし基
準クロツク発振源6の出力位相を制御すること
は、同様な帰還回路を構成することからゲート回
路7の出力と電圧制御形基準クロツク発振源
(Vcxo)23をドライブすることと同じ機能を有
していることから容易に理解される。
FIG. 6 is a block diagram showing still another embodiment of the present invention. Components 1, 2, 3, 4, 7,
8 and 9 are the same as the components shown in FIG. In this embodiment, most of the components are the same as in FIG. 1, but the variable phase circuit 5 and reference clock oscillation source 6 shown in FIG. 1 are replaced with a voltage-controlled reference clock oscillation source (Vcxo) 23. There is. This is because the output of the gate circuit 7 drives the variable phase circuit 5 and controls the output phase of the reference clock oscillation source 6, which constitutes a similar feedback circuit. This is easily understood since it has the same function as driving the oscillation source (Vcxo) 23.

第7図a〜dはこの発明の意味をより具体的に
するためにバースト状オフセツトPSK変調波を例
にとり前置語と情報語の位相関係を示すタイムチ
ヤートである。同図aは受信波形を示す。
7a to 7d are time charts showing the phase relationship between a prefix word and an information word, taking a burst-like offset PSK modulated wave as an example, in order to make the meaning of the present invention more concrete. Figure a shows the received waveform.

また、この受信波形の位相変化をbに、これに
対応してゲート信号検出回路の出力あるいは端子
22に現われるゲート信号波形をcに、位相比較
器4の出力端子10に現われるタイミング信号再
生波形をdに示す。第7図aのうち構成要素10
1は前置語部分を102オフセツトPSK変調され
た情報語部分を表わす。また第7図bのうち10
3は前置語部分の位相変化を104は情報語部分
の位相変化を表わす。また第7図cはゲート信号
の波形を表わすがこのうち105に示す時間間隔
だけ先きの第3図に示すスイツチS1がオンにな
り、105に示す以外の時間はS1がオフになる。
また第7図dにはタイミング信号再生波形を示す
がこのうち106は先きの第1図に示すゲート回
路7により保時されたタイミング信号再生波形で
あり106は受信タイミング信号位相に位相引き
込みする過程のタイミング信号再生波形を示す。
即ち同図cのゲート信号と対応させてみるとゲー
ト信号が105の状態(オン)の間にタイミング
信号の再生が行なわれ、105の状態でなくなつ
た(オフ)ときは先きの信号を保持している動作
過程が理解される。
In addition, b is the phase change of this received waveform, c is the corresponding output of the gate signal detection circuit or the gate signal waveform appearing at the terminal 22, and c is the timing signal reproduction waveform appearing at the output terminal 10 of the phase comparator 4. Shown in d. Component 10 in Figure 7a
1 represents the prefix word part and the information word part which has been PSK modulated by 102 offset. Also, 10 of Figure 7b
3 represents the phase change of the prefix word part, and 104 represents the phase change of the information word part. FIG. 7c shows the waveform of the gate signal, in which the switch S1 shown in FIG. 3 is turned on only during the time interval shown at 105, and switch S1 is turned off at times other than those shown at 105. .
Further, FIG. 7d shows a timing signal regenerated waveform, of which 106 is the timing signal regenerated waveform whose time is maintained by the gate circuit 7 shown in FIG. The timing signal reproduction waveform of the process is shown.
That is, if we compare it with the gate signal in c of the same figure, the timing signal is regenerated while the gate signal is in the state 105 (on), and when it is no longer in the state 105 (off), the previous signal is regenerated. The holding motion process is understood.

第8図は第7図の波形103及び104で示し
た位相の関係をベクトル図で示したものである。
前置語の部分の位相はベクトル115及び116
で表わされ、情報語の部分における位相はベクト
ル111,112,113及び114で表わされ
る。このベクトル図より明らかなようにベクトル
115はベクトル117及び118に分割して考
えることができる。また、ベクトル116はベク
トル117及び119に分割できる。従つて、前
置語の部分における位相は時間的に連続でしかも
ベクトル111と同位相の成分を表わすベクトル
117と、時間的に交互に生じるベクトル118
及び119の和で考えることができる。このよう
な連続成分を含んだ信号からは位相変調成分除去
回路を用いることなく位相同期回路、あるいは狭
帯域通過フイルターにより直接この連続成分すな
わち基準搬送波を取り出すことができるので短か
いアクイジシヨン時間のうちに基準搬送波の再生
ができる。また、時間的に交互に生じるベクトル
118及び119からはタイミングを同じく短か
いアクイジシヨン時間のうちに再生できることは
いままで述べてきたとおりである。
FIG. 8 is a vector diagram showing the phase relationship shown by waveforms 103 and 104 in FIG. 7.
The phase of the prefix part is vectors 115 and 116
The phase in the information word portion is represented by vectors 111, 112, 113 and 114. As is clear from this vector diagram, vector 115 can be divided into vectors 117 and 118. Also, vector 116 can be divided into vectors 117 and 119. Therefore, the phase in the prefix part is continuous in time and represents a component in the same phase as vector 111, vector 117, and vector 118, which occurs alternately in time.
and 119. From a signal containing such continuous components, the continuous components, that is, the reference carrier wave, can be extracted directly using a phase synchronization circuit or a narrow band pass filter without using a phase modulation component removal circuit, so that the continuous components, that is, the reference carrier wave, can be extracted within a short acquisition time. The reference carrier wave can be regenerated. Further, as described above, the timing can be reproduced from the vectors 118 and 119 that occur alternately in the same short acquisition time.

以上述べてきた通りこの発明はバースト状オフ
セツトPSK変調信号よりタイミング信号を再生す
る場合に使用すると特に有効なことからこれを例
にあげて説明を行なつたが、情報語としてはいか
なる変調形式であつてもかまわず、デイジタル変
調波であればこの発明によるタイミング信号再生
回路が適用しうることは明らかである。
As stated above, this invention is particularly effective when used to reproduce a timing signal from a burst-like offset PSK modulated signal, and thus was explained using this as an example, but information words can be used in any modulation format. It is clear that the timing signal regeneration circuit according to the present invention can be applied to any digitally modulated wave.

以上説明したようにこの発明によればバースト
状デイジタル通信の受信側において短かいアクイ
ジシヨン時間のうちに位相ジツタの少ないタイミ
ング信号を再生することができ、デイジタル信号
に含まれる情報語がオフセツト変調信号である場
合には特に有効であり衛星通信システム等の発展
に寄与すること大である。
As explained above, according to the present invention, a timing signal with less phase jitter can be regenerated within a short acquisition time on the receiving side of burst digital communication, and the information word contained in the digital signal can be an offset modulated signal. It is particularly effective in certain cases and will greatly contribute to the development of satellite communication systems.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示すブロツク
図、第2図は第1図のタイミング信号抽出回路2
の実施例のブロツク図、第3図は第1図のゲート
回路7の実施例のブロツク図、第4図は第1図の
ゲート信号抽出回路8実施例のブロツク図、第5
図はこの発明の他の実施例を示すブロツク図、第
6図はこの発明のさらに他実施例を示すブロツク
図、第7図はこの発明の適用されるバースト状オ
フセツトPSK変調波を例にとり前置語と情報語の
位相関係を示すタイムチヤートであり、同図aは
受信波形、同図bは受信波形の位相変化、同図c
はゲート信号波形、同図dはタイミング信号再生
波形図、第8図は第7図で表わした前置語と情報
語の位相関係を示すベクトル図である。なお図に
おいて、 1……受信信号入力端子、2……タイミング信
号抽出回路、3……ジツタ成分除去回路、4……
位相比較器、5……位相可変回路、6……基準ク
ロツク発振源、7……ゲート回路、8……ゲート
信号検出回路、9……再生タイミング信号出力端
子、22……外部ゲート信号入力端子、23……
電圧制御形基準クロツク発振器である。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a timing signal extraction circuit 2 of FIG.
3 is a block diagram of an embodiment of the gate circuit 7 of FIG. 1, FIG. 4 is a block diagram of an embodiment of the gate signal extraction circuit 8 of FIG. 1, and FIG.
FIG. 6 is a block diagram showing another embodiment of the invention, FIG. 6 is a block diagram showing still another embodiment of the invention, and FIG. 7 is a block diagram showing a burst offset PSK modulated wave to which the invention is applied. This is a time chart showing the phase relationship between the locator word and the information word, in which a shows the received waveform, b shows the phase change of the received waveform, and c shows the phase relationship of the received waveform.
is a gate signal waveform, d is a timing signal reproduction waveform diagram, and FIG. 8 is a vector diagram showing the phase relationship between the prefix word and the information word shown in FIG. 7. In the figure, 1... Received signal input terminal, 2... Timing signal extraction circuit, 3... Jitter component removal circuit, 4...
Phase comparator, 5... Phase variable circuit, 6... Reference clock oscillation source, 7... Gate circuit, 8... Gate signal detection circuit, 9... Reproduction timing signal output terminal, 22... External gate signal input terminal , 23...
This is a voltage controlled reference clock oscillator.

Claims (1)

【特許請求の範囲】[Claims] 1 搬送波に位相αと位相β(α及びβは任意の
位相、但しβ−α≠ο、π)を交互にとるよう位
相変調をかけた前置語とこの前置語に後続する情
報語を有するバースト信号を入力する端子と、前
記入力端子に接続され前記前置語部分よりタイミ
ング信号を抽出する手段と、制御信号に応答して
発振周波数を変化させ再生タイミング信号を出力
する基準タイミング信号発生手段と、前記タイミ
ング信号抽出手段の出力と前記基準タイミング信
号発生手段の出力との位相差に応答して前記制御
信号を発生する位相差検出手段と、前記位相差検
出手段と前記基準タイミング信号発生手段との間
に接続されゲート信号に応答して前記制御信号を
選択的に前記基準タイミング信号発生手段に供給
するゲート手段と、前記バースト信号の前記前置
語と前記情報語との境界を検出して前記ゲート信
号を発生しこのゲート信号を前記ゲート手段に供
給するゲート信号検出手段とを含むタイミング信
号再生回路。
1 A prefix word in which the carrier wave is phase modulated so that the phase α and phase β (α and β are arbitrary phases, however, β − α ≠ ο, π) and the information word that follows this prefix word. a terminal for inputting a burst signal, a means connected to the input terminal for extracting a timing signal from the prefix portion, and a reference timing signal generator for changing an oscillation frequency in response to a control signal and outputting a reproduction timing signal. means, phase difference detection means for generating the control signal in response to a phase difference between the output of the timing signal extraction means and the output of the reference timing signal generation means, and the phase difference detection means and the reference timing signal generation means. gate means connected between the means and the means for selectively supplying the control signal to the reference timing signal generating means in response to a gate signal; and detecting a boundary between the prefix word and the information word of the burst signal. and gate signal detection means for generating the gate signal and supplying the gate signal to the gate means.
JP12136179A 1979-09-20 1979-09-20 Timing signal reproducing circuit Granted JPS5644242A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12136179A JPS5644242A (en) 1979-09-20 1979-09-20 Timing signal reproducing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12136179A JPS5644242A (en) 1979-09-20 1979-09-20 Timing signal reproducing circuit

Publications (2)

Publication Number Publication Date
JPS5644242A JPS5644242A (en) 1981-04-23
JPS6217911B2 true JPS6217911B2 (en) 1987-04-20

Family

ID=14809343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12136179A Granted JPS5644242A (en) 1979-09-20 1979-09-20 Timing signal reproducing circuit

Country Status (1)

Country Link
JP (1) JPS5644242A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132415U (en) * 1989-04-11 1990-11-02
JPH0354566Y2 (en) * 1985-10-22 1991-12-03

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190148A (en) * 1982-04-30 1983-11-07 Nec Home Electronics Ltd Clock pulse generating circuit
JPS58190150A (en) * 1982-04-30 1983-11-07 Nec Home Electronics Ltd Clock pulse generating circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354566Y2 (en) * 1985-10-22 1991-12-03
JPH02132415U (en) * 1989-04-11 1990-11-02

Also Published As

Publication number Publication date
JPS5644242A (en) 1981-04-23

Similar Documents

Publication Publication Date Title
US4518922A (en) Decision-directed, automatic frequency control technique for non-coherently demodulated M-ARY frequency shift keying
JPH05227242A (en) Method of detecting pseudo-synchronization, demodulation method using said method and device for executing these method
US4438524A (en) Receiver for angle-modulated carrier signals
JPS59104847A (en) Radio communicating system
US3984777A (en) Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave
US2979566A (en) Method and system for transmitting data
JPS6347307B2 (en)
JPS6217911B2 (en)
US4894845A (en) Receiver for a phase-shift keyed carrier signal
JPH0222584B2 (en)
JPH0142528B2 (en)
JPS58194450A (en) Demodulator
EP0257584A1 (en) Carrier recovery circuitry immune to interburst frequency variations
JPH0222583B2 (en)
JPH0831835B2 (en) Clock reproduction circuit
JPS6028457B2 (en) clock regeneration circuit
JP3549958B2 (en) Symbol clock recovery method and apparatus
US3676593A (en) Demodulation apparatus for a time-divisional multiplex phase-shift keyed signal of burst mode
JPH0230220B2 (en)
JPS6093836A (en) Initial acquisition system
JPH0666694B2 (en) D / A converter
JPH01152846A (en) Phase demodulation system for tdma data transmission system
JPS59182660A (en) Carrier regenerating circuit
JPS59128853A (en) Preamble detector
JPH0352699B2 (en)