JPS6217845A - スキヤン方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スキャンアウト動作およびスキャンイン動
作によ如ある所定のハードウェアの内部状態を検知し、
その適当な変更ができるようにされたスキャン方式に関
するものであシ、特に、前記双、方の動作を同時に行な
うことができるようにされたスキャン方式に関するもの
である。

〔従来の技術〕

第３図は、従来のスキャン方式の概略構成を示すブロッ
ク図である。この第３図において、（１）社中央処ｉｉ
装置、（＆１）　〜（Ａｎ）は複ａ（ｎ）個のシフトレ
ジスタ２ツチであって、その内容についてスキャンアウ
ト／スキャンインがなされるもので、全体としてスキャ
ンリング（２０）を構成するものである。また、（Ｊ）
はサービスプロセッサであシ、これに含まれているもの
は、スキャンデータを一旦格納するためのスキャンメモ
リ（４Ｉ）、前記スキャンメモリ（４Ｉ）のアドレスを
指定するためのアドレスレジスタ（５）、前記アドレス
レジスタ０）で指定されたスキャンメモリ（り）の内容
を読出し／書込みするためのデータレジスタ（ｊ）　、
ｉｌｌれた回転だけのクロックを発生するカウンタ（り
）、サービスプロセッサ（コ）で用いられるマイクロプ
ログラムを専用領域に格納し、このマイクロプログ２ム
で扱われるデータとをそのための領域に格納するための
汎用メモリ（＆）である。

次に、動作について説明するが、ζ＼では、スキャンリ
ング（，２Ｏ）を構成するシフトレジスタラツチ（ｔ１
）〜（Ａｎ）の値をスキャンアウトし、これをメモリ（
ｊ）に格納する場合を例にとって説明する。こ＼で、汎
用メモ！Ｊ（ｒ）はその／アドレスがダビットで構成さ
れ、データレジスタ（３）はこれに合わせてｔビット構
成のものであり、また、アドレスレジスタ（Ｓ）は／ア
ドレスでｌビット分ｔ−指定するものであり、前記汎用
メモリｍの容量がＮビットであるものとすれば、／から
−４でのアドレスを指定することができる。さらに、前
記シフトレジスタラッチの個数は全体でｎ（−Ｎ−、？
）個であるものとする。

先ｆ、サービスプロセッサ（λ）は、汎用メモリ（ｒ）
に格納されている所定のマイクロプログラムの動作の下
に、カウンタ（７）に対してセットクロック指令（Ａ）
を発して、前記カウンタ（７）にスキャンメモリ（りの
記憶容量の値Ｎ（Ｎ≧ｎ）を設定する。このよりにして
所定の値が設定されると、カウンタ（り）は、その内容
がゼロになるまでＮ回のデクレメント（−１）操作をく
り返すとともに、７回のデクレメント操作の度に７発の
シフトクロック（Ｂ）を生成させる。すなわち、カウン
タ（７）に所定の値Ｎが設定されてからその値がゼロに
なるまでの間にＮ個のシフトクロック（Ｂ）が発せられ
て、スキャンリング（２θ）に加えられることになり、
このため、スキャンリング（，２（７）においてはＮ回
のビットシフｌが行なわれて、その内容は、第５図に例
示され−Ｃいるように、シフトアウトライン（Ｃ）を介
して、一旦スキャンメモリ（船内に格納される。なお、
この第Ｓ図において、（Ｓ７）〜（Ｓｎ）　Ｈ夫々にシ
フトレジスタ２ツｆ　（Ａ／＞〜（６ｎ）に含まれてい
る内容であシ、（χ）は不定のものである。一方、カウ
ンタ（り）の内界がゼロになったことがサービスプロセ
ッサ（，２）のマイクロプログラムによって検知される
と、第７図のフローチャート図に示されているような手
順により、スキャンメモリ（４Ｉ）の内容が汎用メモリ
（ｙ）に移される。

こ＼で、第９図に示されているフローチャート図につい
て説明すると、先ず、ステップ（Ｓ＜ＺＯ）で作業が開
始され、ステップ（ｓｅｔ）に移行（〜て、汎用メモリ
Ｃｔ’）のアドレスを示す変数とし、てのＭ’Ｅｈ１・
ＰＴＲ’をＳＣＡＭにする。次いでステップ（Ｓ＋、Ｚ
）に移行して、アドレスレジスタ０）に設定する値を示
す変数としてのＡＤＲ−ＰＴＲを１シフにする。次のス
テップ（ｓ＋３）において、セットアドレス指令（Ｉ）
にしたがって、前記ＡＤＨ−ＰＴＲの値をアドレスレジ
スタ（ｊ）　Ｋセットする。次のステップ（ｓａｐ）に
おいて、リードデータ指令（Ｊ）にしたがって、データ
レジスタ（３）の内界を読出す。次のステップ（Ｓ４ｔ
ｔ）において、　ＭＦａＪ・ＰＴＲＯ値のアドレスにデ
ータの格納をする。次のステップ（評６）でＭＥＭ−Ｐ
ＴＲのｉｔ−デクレメントし、これに次ぐステップ（ト
ク）でＡＤＨ−ＰＴＲＯ値をデクレメントする。そして
、次のステップ（ＳＩＩｔ）において、ＡＤＨ−ＰＴＲ
がゼロでおるか否かの判定がなされ、応答がｙθＳであ
るときにはステップ（Ｓダブ）に移って終了し、一方、
応答がｎｏであるときにはステップ（ＳＬ？　）に戻っ
て前述された動作が＜ｂｉ−ｇれることになる。

しかる後、カウンタ（り）には、スキャンリング（２０
）を構成するシフトレジスタラッチ（６１）〜（６ｎ）
の個数ｎに相尚する値を、サービスプロセッサ（２）内
のマイクロプログラムの働きによって設定する。

このよう々設定が行なわれた後で、カウンタ（７）はｎ
回のデクレメント操作を行ない、これによりｎ個のシフ
トクロック（Ｂ）を生成して、スキャンメモリ（り）の
内容が、シフトインクイン（Ｄ）を介して、スキャンリ
ング（２θ）を構成するシフトレジスタラッチ（６１）
〜（６ｎ）に戻される。このようにして、汎用メモリ（
ｔ’）には、スキャンリング（２０）を構成する全ての
シフトレジスタ２ツチに対応する値が、第６図に例示さ
れるような態様で格納される。

〔発明が解決しようとする間賠点〕

上述されたように、従来のスキャン方式はスキャンアウ
ト動作およびスキャンイン動作のための専用のスキャン
メモリを設けることが必要であシ、また、そのためのア
ドレス指定手段を設けなければならず、その構成が複緒
化するという問題点があった。擾た、前記スキャンアウ
ト動作およびスキャンイン動作は分離し２て行なわれる
ことから、特に前記スキャンメモリの周辺回路の胆動作
によル、スキャンリングにおけるシフトレジスタラッチ
の内容が破壊される確率が高くなるという問題点もあっ
た。

この発明は上記のような問題点を解決するためになされ
たもので、スキャンアウト動作およびスキャンイン動作
を同時に行なうことのできるスキャン方式を得ることを
目的とするものである。

〔問題点を解決するための手段〕

この発明に係るスキャン方式は、スキャンリングと所定
のメモリとの間でデータのスキャンアウトまたはスキャ
ンインを行なうものにおいて、前記スキャンリングの入
力側にセレクタが設けられているものである。

〔作用〕

この発明によれば、スキャンリングの出力鯛のスキャン
アウトラインと入力側のスキャンインツインとが必要に
応じて直接的に接続される。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、前記第３図と同じ符号が付さ九たものは、
同一または和尚の部分を示すものである。（ＪＡ）はデ
ータレジスタであって、その内容が後述のシフト指令（
Ｈ）によって／ビットずつシフトする機能を有するもの
、（９）はセレクタであって、データレジスタ（３Ａ）
からのシフト出力（Ｂ）またはスキャンリング（−〇）
からのシフトアウトライン（Ｃ）上の出力のいずれか一
方をセレクト信号（Ｆ）によって選択するもの、そして
、（／θ）はモードレジスタであって、サービスプロセ
ッサ（，２）の所定部分からのモードセット指令（Ｇ）
によってセットされ、前述のセレクト信号（Ｆ）を出力
させるものである。なお、これらを支配するシフトクロ
ックとしては、サービスプロセラ？（λ）内の所要のマ
イクロプログラムにしたがって発せられるシフト指令（
）１）が使用される。

次に、動作について説明するが、と−でも、前述された
従来例の場合と同様に、スキャンリング（コＯ）を構成
するシフトレジスタラッチ（６１）〜（６ｎ）の値をス
キャンアウトし、これを汎用メモリ（ｒ）に格納する場
合を例にとって説明する。

（り　　） 先ス、サービスプロセッサ（２）は、汎用メモリ（１）
に格納されている所定のマイクロプログラムの動作の下
に、モードレジスタ（１０）を表示モード状態に設定す
る。この設定にしたがい、セレクト（ｔ）では、シフト
アウトライン（Ｃ）からシフトイン２イン（Ｄ）に至る
経路の選択がなされる。次いで、サービスプロセッサ（
λ）内のマイクロプログ２ムは、第２図のフローチャー
ト図に例示されているような作業を実行する。この結果
、汎用メモ！Ｊ　（ｇ）には、前記された第６図と同様
な形式で全てのシフトレジスタラッチの内容が格納され
る。

なお、前記第２図の７０−チャート図で示されている作
業が実行されているときには、シフトアウトライン（Ｃ
）とシフトインライン（Ｄ）とが接続された状態をとる
ようにされるため、一度シフト指令（Ｈ）が出されると
、シフトアウトデータがシフトインデータとして／ビッ
トシフトされる態様をとることになシ、シたがって、ス
キャンアウトの終了と同時にスキャンインも終了して、
従来のスキャン方式とは異なシ、スキャンイン動作を再
び（ｆ） 行なう必要はなくなる。

と＼で、第２図に示されているフローチャート図につい
て説明すると、先ず、ステップ（ｓｘＯＯ）で作業が開
始され、ステップ（８コｏｉ）に移行して、スキャンリ
ングのシフトの残少の回数を示す変数であるＣ０ＴｒＮ
’ｌ’をｎにとすると共に、汎用メモリ（２）の／アド
レス分のデータになるのに必要な残如ビット数を示す変
数であるＢＹＴ　Ｅなダにする。

次に、ステップ（Ｂ２０２）に移行して、前記された第
Ｖ図の場合と同様に、ＭＥＭ　−ＰＴＲの値を８ＣＡＭ
にする。次に、ステップ（Ｓ、２θ３）において、シフ
ト指令（Ｈ）を発してスキャンリング（−〇）をシフト
させる。次のステップ（Ｓコθ亭）において、ＢＹＴＥ
の値をデクレメントさせる。次のステップ（ｓ２０ｔ）
においてＢＹＴＥの値がゼ■であるか否かの判定がなさ
れ、その応答がｙｅ８であるときにはステップ（８，２
０４）に移如、一方、その応答がｎｏであるときには後
述のステツピ（８λ１０＞１でステップする。

いま、応答がｙｅｓであったときには、前述されたよう
にステップ（Ｓλ０＆）に移り、リードデータ指令（Ｊ
）にしたがってデータレジスタ（３Ａ）の内容を読出す
。次のステッ□プ（Ｓ２０７）において、　ＭＦＪＪ’
ＰＴＩＩ（の値のアドレスにデータを格納する。次のス
テップ（Ｓコθｔ）において、１４ＦＭ　−Ｐ’Ｉ’Ｈ
の値をデクレメントする。次のステップ（Ｓ２θヂ）に
おいて、ＢＹＴＥの値を夕にする。次のステップ（８２
１０）において、Ｃ０ＴＴＮＴＯ値をデクレメントする
。なお、前述のステップ（Ｓ、２θよ）における応答が
ｎｏでめったときにｈ１前記ステップ（ｓ、ｚｌｏ）ｔ
でステップする。次のステップ（８２／１）では、Ｃ！
０ｒＩＮ’ｌ’の値がゼロであるか否かの判定がなされ
、その応答がｎｏであるときにはステップ（Ｓ２０３）
に戻シ、一方、その応答がｙｅｓであるときには、ステ
ップ（ｓｘ／２）に移って、リードデータ指令（Ｊ）に
したがってデータレジスタ（３Ａ）の内容を読出ず。次
のステップ（Ｓコア３）でＢＹＴＥの値がゼロであるか
否かの判定がなされ、その応答がｙｅａであるときには
ステップ（ＳＪ／Ａ）にステップして作業は終了する。

これに対し、その応答がｎｏであるときには、ステップ
（Ｓ、Ｚ／４１）に移ってＢＹ’Ｉ’Ｅの値だけデータ
を右シフトさせ、これに続くステップ（ｓ２／ｌ）でＭ
叫・ＰＴＲの値のアドレスにデータを格納してから、ス
テップ（Ｂ２／４　’）で作業が終了するととになる。

なお、上記された実施例方式においては、専用のスキャ
ンインりを設けることなく、サービスプロセッサ内に用
意された所定のマイクロプログラムによシ必要なスキャ
ン動作が行なわれるものとして説明されたけれども、こ
れに限られるものではなく、従来のスキャン方式に遍当
なセレクタを付設しただけでも、スキャンアウト動作と
スキャンイン動作とを同時に行なわせることは可能にさ
れるものであって、シフトレジスタラッチの内界を［出
すときに、スキャンアウトをしてからスキャンインをさ
せれという２重の動作をさせることだけは不必要になシ
、これによっても高速なスキャンアウト／スキャンイン
動作をすることができる。また、メモリに対するスΦヤ
ノデータの読出しや書込みのだめのレジスタは弘ビット
幅のものにされているけれども、これに限らず、サービ
スプロセッサで用いられるマイクロプログラムにおいて
／指令で扱うことのできるものであれば、その幅に格別
な制限はない。

〔発明の効果〕

以上説明されたように、この発明のスキャン方式はスキ
ャンリングの入力側に所定のセレクタを設けた構成にさ
れていることから、前記スキャンリングの出力側のスキ
ャンアウトラインをその入力側のスキャンインラインと
直接的に接続させることが可能であり、このため、スキ
ャンアウトおよびスキャンインの動作を同時に行なうこ
とができるという効果が奏せられる。

【図面の簡単な説明】

第１図は、この発明の実施例方式の概略構成を示すブロ
ック図、第２図は、上記実施例方式の動作を説明するた
めのフローチャート図、第３図は、従来例方式の概略構
成を示すブロック図、第ｙ図は、上記従来例方式の動作
を説明するためのフローチャート図、第５図は、上記従
来例方式におけるスキャンメモリの内容の例示図、第６
図は、スキャンリング内のシフトレジスタラッチの内容
をサービスプロセッサの汎用メモリ内に格納させる態様
の一般的な例示図である。 （１）は中央処理装置、（２）はサービスプロセッサ、
（、、？　）　、　（、？Ａ）はデータレジスタ、（夕
）はスキャンメモリ、（Ｓ）はアドレスレジスタ、　　
（Ａ１）〜（６ｎ　）はシフトレジスタラッチ、（？）
ハカウンタ、（ｔ）は汎用メそり、（デ）はセレクタ、
（１０）はモードレジスタｓに’ｏ’＞はスキャンリン
グ。 なお、各図中、同一符号は同一または相当部分を示す。 ＡＤＲＰＴＲ：　　７ドＬスしジスタ（５）１＝誓えテ
る値Ｅホ丁安枚犀６図

Claims (2)

【特許請求の範囲】
1. （１）スキャンリングとサービスプロセッサ内の所定の
   メモリとの間でデータのスキャンアウトまたはスキャン
   インを行なうようにされたスキャン方式において、前記
   スキャンリングの入力側にセレクタが設けられているス
   キャン方式。
2. （２）前記所定のメモリは汎用メモリである特許請求の
   範囲第１項記載のスキャン方式。