JPS62175845A - 電子メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は改良された電子メモリ装置に関し、詳細には郵
便料金計によって実行された機能の継続勘定、特に郵便
料金計によって支払われた郵便料金の累積金額を保持す
るために電子郵便料金計に組込まれた改良された電子メ
モリ装置に関する。

たいていは、今日のマーケットにある郵便料金計はレン
タルの装置である。料金計は顧客によって借りられ、通
常は顧客の構内に保持されそして使用される。

レジタスの読み取り及び／又は郵便料金表のセット等の
料金計のルーチンサービスは通常はフィールドでは郵便
事業の代理者あるいは他の認可されたサービス員によっ
て行なわれる。しかし、郵便料金計が故障した時にはこ
の故障した料金計は所有者あるいは製造者に戻され、そ
して代替の郵便料金計が顧客に与えられる。郵便料金計
を借りている顧客は料金計にどのような修理あるいは調
整も行なわない、しかし、顧客はプリントされるべき郵
便料金値を設定している。ルーチンサービス以外の仕事
場での修理及び／又は調整は通常は、認可されたサービ
ス員あるいはそのような修理及び／又は調整を行なうこ
とを認可された製造者の作業員によって行なわれる。

この種の装置は故障した料金計の交換を実行しまた故障
した料金計の仕事場でのサービスを行なう実質的なサー
ビス組織を必要とする。交換のために使用できる郵便料
金計の実質的な在庫を保持することも必要である。これ
は、郵便料金計レンタルビジネスにおける組織の側に実
質的な投資を必要とさせ、郵便料金計のレンタルのため
に顧客へのコストに反映される。

郵便料金計レンタルビジネスにおける組織の複雑さは、
顧客による誤った取り扱いにも故障せずに耐えることが
できるがしかしサービス員によっては依然として容易に
かつ迅速に修理できるという難しい郵便料金計を提供す
ることであった。この複雑さはレンタル用に製造された
郵便料金計の性格及び構造に反映されていた。

従来の郵便料金計は基本的には機械的であり、範囲がか
なり限られていた。プリントされるべき郵便料金値は顧
客によって装置に入力されそして料金計によってラベル
あるいは封筒上にプリントされる。このようにプリント
された郵便料金値はアセンディングレジタスの使用によ
って会計されていた。このレジタスは料金計の寿命の間
にプリントされた郵便料金の額の記録を与える。郵便料
金計がもっと進歩するに従って、料金計を通りそして料
金計によって郵便料金をプリントされた郵便物の数につ
いての情報を与えるために、ピースカウントレジタスが
料金計に付加された。料金計がプリントできる郵便料金
の所望のドル金額を顧客が前もって支払うことを可能に
した別の特徴は、前払い金額のなくなる前に、料金計の
支払う残っている郵便料金のドル金額を示すデセンディ
ングレジタスの使用をもたらした。

各種レジタスに記載されている日付は、顧客にその顧客
のために料金計が能動的に処理した郵便料金の合理的な
全会計を与える。アセンディングレジタス及びデセンデ
ィングレジタスは、最後に行なわれた前払いに対して既
に支払われた郵便料金のドル金額と、料金計についての
最後の前払いつ丈り顧客によって行なわれた郵便料金の
前もっての支払いから支払うことができる郵便料金のド
ル金額との継続した明細を与える。

電子時代は、マイクロコンピュータあるいはマイクロプ
ロセッサ等の中央処理装置（ＣＰＵ）が与えられた入力
データに基づいて支払われた及び使用できる郵便料金の
計算及びデータフローの制御種の装置は米国特許第３，
９７８，４５７号に教示され説明されている。プログラ
ム情報及び他の情報を記憶する固定記憶メモリとして機
能するＲＲＯＭ、及びＣＰＵにより実行及び／又は制御
された計算及び動作に一致してリアルタイムでデータを
ルーチン記憶し作業する一時記憶メモリとして機能する
ＲＡＭがＣＰＵに接続されている。会計データ例えば郵
便資金データ等に固定及び／又は非破壊の記憶ロケーシ
ョンを与えることが極めて重要であるような郵便料金計
にあっては、不揮発メモリ（ＮＶＭ）もＣＰＵに接続さ
れている。ＮＶＭ記憶は、このＮＶＭ記憶と同じくらい
には安全ではなくまたＮＶＭ記憶装置よりも高価である
磁気テープあるいはデスク等の他の既知の大量データ記
憶装置に比べて有効に使用された。マイクロコンピュー
タに接続されなＮＶＭ記憶装πの使用は米国特許第４，
３３５，４３４号に１ｍ示されている。この米国特許は
、装置が不注意でパワーを失った時にパワーロスの１ｍ
の短い周１ｍの間の継続した動作を可能に”ｄ〜Ｆ−ｆ
、店Ｉ４拳−フーノノフ「１−フー／１−−−λフズｔ
プ〆八Ｔυｌジノ今パワーを与えるコンデンサに蓄えら
れたエネルギを使用することによって、メモリ装置にＮ
積されているデータのロスをどのようにして避けるかを
説明している。

米国特許第４，４８１，６０４号は、基本的にはＮＶＭ
装置であるバッテリーバックアップ二重向−ＣＭＯＳメ
モリがリアルタイムの会計レジタスと固定データ記憶と
の両方に使用されているという別の構成を説明している
。米国特許第４，４８１，６０４号では、二重の同一の
バッテリバックアップＣＭＯＳメモリが対応のレジタス
に同じデータを記憶し、これにより二重メモリ記憶装置
にデータの複写を有するために使用されている。各レジ
タス中のデータは定期的に比較され、そしてデータの相
違はこの装置におけるリセットできないフェータルエラ
ーとして使用され、郵便料金計を故障状態にする。

郵便料金計に使用するもっと進歩したシスムデータ記憶
装置は１９８５年４月１日に出願され本特許出願と同じ
譲受人に譲渡された、係属中の米国特許出願番号第７１
８，６１８号に教示され説明されている。この出願では
、ＣＰＬＩは２つの別個の記憶装置に記憶のデータフロ
ーを与え、対応したデータを記憶するレジタスの主セッ
トとレジタスの代トデセットとを与えている。前記係属
中の出願は２つの別個のデータ記憶装置が別個のメモリ
装置であるか、あるいは２つの別個の部分に区分された
同じメモリ装置であることを教示している。

ＣＰＵからＮＶＭへのデータの転送は各種のエラーの影
響を受けることがわかった。発生した各種の過渡状態は
データの不正な読み出し及び／又は不正な書き込みを生
じさせることができる。過渡状態が正しいデータを誤っ
たアドレスへの書き込みを生じさせることもわかった。

二重記憶のデータ装置がデータ記憶に完全性を与え、か
つ前記係属中の特許出願が二重の郵便料金会計データを
記憶するためにレジタスの１次セット及びレジタスの２
次セットを備えるために、ＮＶＭ装置を２つの別個の部
分に区分することによりあるいは２つの同一でないＮＶ
Ｍ装置を使用することにより、二重データ記憶装置の問
題点に経済的な解決を与えるが、一方これらの方法はデ
ータ回復に伴う問題点を解決するには大いに効果がある
がしかしこれらの進歩は郵便料金計のフィールド寿命を
実質的に長くすることはない。

郵便料金計ビジネスにおける更に最近の考え方は、レン
タルコストに含まれるサービス負担を低減すること、よ
り良い顧客の満足を生じること、及びよりよい顧客との
関係を生成することという目的をもって郵便料金計をフ
ィールドに維持することである。

本発明は郵便料金計のフィールド寿命の問題に関し、そ
して較正できないエラーあるいは誤動作がＮＶＭ装置に
発生した場合に有効に自己較正できる新規な改良された
メモリ装置を提供する。さもなければ、較正できないエ
ラーあるいは誤動作は郵便料金計をサービスのためにフ
ィールドから呼びもどさせる。

本発明は郵便料金計での使用に関し説明されその使用も
説明されたが、この新規なメモリ装置の用途は、明細及
び／又は会計あるいは他の目的のために、後の回復用に
データを記憶する不揮発メモリを用いた任意の明細保持
あるいは会計装置に拡張できる。

本発明の要約 本発明は不揮発メモリの総使用可能容量を複数のセグメ
ントつまり部分に区分し、そしてまず２つのセグメント
を、一つのセグメントをデータ蓄積の１次源として他の
一つのセグメントをデータ蓄積の２次源として使用して
、そしてフェタールつまりハードなエラーが次に１次の
つまり主データ蓄積セグメントあるいは２次のつまり代
替データ蓄積セグメントのどちらかとして使用されるＮ
ＶＭのセグメントつまり部分に発生した場合に使用され
るべきバックアップつまり保存セグメントとして他のセ
グメントを保持することを与える。

フェタールつまりハードなエラーが１次データレジスタ
中に発生した場合には２次データレジスタ中のデータが
バックアップつまり保存セグメン１〜（例えば、第３の
セグメント）のうちの１つに複写されて、新しい１次デ
ータ蓄積つまりレジスタが形成される。

メモリバンクの健全なつまり欠陥のない部分からメモリ
バンクのバックアップ部分へのデータの複写は「リマッ
ピング（Ｒｅｍａｐｐｉｎｇ）　Ｊ又は１リマツプ（Ｒ
ｅｍａｐ）」として言及される。

本発明は不揮発メモリバンクの個々の部分に区分化する
ことつまり部分化することを提供する。

各部分は会計プログラム用の必要なレジスタに配置され
及び／又は記憶されるべきことが予想される情報を含む
なめに十分に大きい。例えば、使用されたメモリ装置が
６４にの使用可能なアドレスを有し、またプログラム中
の会計レジスタはその中に書き込まれるべきことが予想
される全ての情報を受信し及び／又は記憶するためにＩ
　Ｋのアドレスを必要とし、このようなメモリ装置は夫
々ＩＫアドレスの６４の部分に分割できる。これに対し
て、同じ６４にのアドレスのメモリが使用され、またデ
ータを充填されるべきレジスタはその中に書き込まれる
べきことが予想される全てのデータを受信し及び／又は
記憶するために８にのアドレスを必要とし、このメモリ
装置は夫々８にアドレスの８つの部分に分割つまり区分
できる。

郵便料金計用の会計プログラムはメモリバンク中の２５
４バイトつまりアドレスしか必要としないことがわかっ
た。この会計プログラムは、例えば、アセンディングレ
ジスタ、デセンディングレジスタ、ピースカウントレジ
スタ、バッチカウントレジスタ及び他の適当な情報につ
いての各値を表すドル値及び／又は数値の表示を、ある
メモリ部分つまりブロックを識別する小数点アドレスか
らの所定のオフセットに等、メモリバンクの所定のロケ
ーションに蓄積することを含んでいる。

本発明を具現化する際に、Ｍ　ｏｓｔｅｋにより製造さ
れた製造者の部品番号ＭＫ４８Ｃ○２１のＣＭＯＳメモ
リデバイス、及び５ＥＥＱにより製造された製造者の部
品番号５５１６Ａ　Ｈの５ＥＥＱメモリデバイスを用い
て、十分な結果が得られた。両方のメモリデバイスは少
なくとも２０３２個の使用可能バイトつまりアドレスを
有する不揮発メモリデバイスとして識別される。この会
計プログラム用にこのメモリデバイスを用いた時に、合
計メモリバンクは夫々２５４バイトの８個のセグメント
つまりブロックに区分できる。このように、使用された
形式の単一のメモリデバイスから、サイズが同じであり
各々が所望の会計プログラムを蓄積しそして記憶するた
めに十分なスペースを有する８個のメモリブロックが与
えられる。

所望のプログラムが前述されたものよりも大きいかある
いは小さい場合つまり使用されたメモリバンクがより多
いあるいはより少ないメモリバイトを有している場合に
は、メモリバンクはもっと適当な数のセグメントに区分
できる。各セグメントが所望のプログラムを含むのに十
分な容量を有している限り、区分されたメモリバンクの
セグメントはサイズが同じであることつまり同じ大きさ
のバイトを有する必要はない。

前述された本発明を具現する際に、８個のメモリ領域つ
まりブロックの最初のものは１次つまり主メモリとして
使用され、２番目のものは２次つまり代替メモリとして
使用される。他の６つのメモリ領域は各々アドレスの範
囲によって定義され予備として保持されている、つまり
１次メモリあるいは２次メモリが誤動作を生じた場合あ
るいは１次メモリ部分あるいは２次メモリ部分のどちら
かへのデータの転送の際に較正できないエラーが生じた
場合に使用するバックアップメモリ領域として使用でき
るように保持されている。誤動作あるいは較正できない
エラーが１次メモリあるいは２次メモリのどちらかに発
生した場合にはエラーのないメモリ部分のデータが保持
メモリ領域（次に使用できるメモリ領域）のうちの１つ
に複写され、そしてどのメモリが誤動作あるいはエラー
を生じたかに応じて１次あるいは２次の新しいメモリが
誤動作を生じたメモリの代わりの作業メモリとして使用
されるように発生される。メモリ部分のこのリマッピン
グはメモリデバイス中の全体のメモリ容量つまりバイト
の数、プログラムに要求されるメモリ領域の大きさ、及
び全体のメモリデバイスからいくつの使用可能メモリ領
域が区分されるかに応じて何度も行なわれることがわか
る。

他のデータロケーション装置が使用できるが、あるメモ
リブロックの最初のアドレスからのあるレジスタについ
ての所定のオフセットに基づいであるレジスタを位置決
めすることを実現することによって、データが送られ及
び／又は記憶されるのがどのメモリブロックかに無関係
に、そのように位置決めされたレジスタはブロック内で
同じロケーションを有することが保証される。

全体のメモリバンク中に夫々自分の個別の識別番号を有
する各バイトを設けることも好都合であることがわかっ
た。連続した１６進数の表を用いることによって、各バ
イトつまりアドレスは個別に識別され、そしてそのロケ
ーションの順序が数値つまりバイトに割り当てられた１
６進数の大きさに対応する状態で、最初のバイト・から
ａ後のバイトまでメモリバンク中のロケーションの順に
配置される。各メモリブロックつまりメモリ部分はメモ
リブロック中の最初のバイトの１０進数によって識別さ
れる。

メモリブロック内のあるレジスタのアドレスつ止りロケ
ーションはそのレジスタのオフセットとメモリブロック
識別番号つまりロケーションとを加算することによって
得られる。明らかに、オフセット番号は連続したブロッ
クアドレス間の差よりも小さい数の範囲に制限される。

本発明が同じ会計レジスタの第１及び第２のセットを用
いた会計システムによって実現された時に、レジスタの
最初のつまり１次のセットを含むメモリブロック例えば
１次ブロックのアドレスを記憶するためにメモリバンク
の最初の使用可能なメモリブロックを使用し、またレジ
スタの２番目のつまり２次のセットを含むメモリブロッ
ク例えば２次ブロックのアドレスを記憶するためにメモ
リバンクの２番目の使用可能なメモリブロックを使用す
ることが好都合であることがわかった。このように、１
次ブロックのロケーションを識別するブロックアドレス
記憶のアドレスはどのような理由でも変更できる。これ
は２次ブロックアドレスに関している限り同様である。

本発明はメモリバンクを、大きさが均一なあるいは均一
でない多数の部分つまりセグメントつまりブロックに区
分することを提供する。メモリ部分つまりブロックのう
ちの２つが連続的な更新及び／又は検索の情報を記憶す
るために使用される。

残りの使用されていないメモリブロックは、このように
使用されたブロックが誤動作又はエラーを受けた場合に
使用する保存ブロックとして保持されている。誤動作が
このようなメモリブロックの１つに生じた時に情報つま
りデータの複写セットを２つの別のメモリブロック中に
累積することによって、健全なブロックつまり誤動作を
受けていないブロック中のデータはバイト毎に保存ブロ
ックに複写され、そして新しいメモリブロックが形成さ
れる。次に誤動作を受けたブロックは放棄される。この
手順は最後の保存ブロックが使用されてしまうまで、次
に続く新しくつくられたメモリブロック中の他の誤動作
の発生に応じて繰り返される。

データ記憶中の誤動作及び／又はエラーは一時１￥１　
ｆｔつ寸り過：ａ口く１な冬イ牛カ）９１計１’−Ａの
で・　４明１作あるいはエラーを生じた一時的につまり
過渡的な条件がもはや存在しない場合には、先に使用さ
れ続いて放棄されたメモリブロックの再使用も行なわれ
る。

データを記憶及び／又は検索するために先に使用されそ
して誤動作を受けた後に放棄されたメモリブロックは、
これまで使用されそして放棄されたメモリブロックをク
リアする等によって再使用のために準備される。クリア
はブロックメモリ中の全てのバイトをある同じ状態、例
えば０等にドライブすることによって行なわれる。

前述された手順は、メモリバンクの合計の使用可能容量
をセグメントつまりブロックに区分すること、データを
メモリブロックのうちの２つに複写して最初に記憶する
こと、誤動作が同時に使用されたブロックのうちの一方
に生じた場合に引き続いて使用できるように区分された
メモリブロックの他のものを保存状態に保持すること、
及び誤動作を受けたブロックの代替メモリブロックを形
成するためにこのデータを保存ブロックに書き込むこと
によって健全なブロックに記憶されているデータを複写
することを与える。また、先に使用され、誤動作を受け
そして引き続いて放棄されたブロックの再使用も与えら
れる。このことは、このようなブロックが以後の使用の
ためにクリアされることができる場合には、このように
先に使用され続いて放棄されたメモリブロックを再使用
できるようにするために、先に使用され続いて放棄され
たメモリブロックをクリアすることによって別の保存ブ
ロックを生成することを与える。

本発明の目的 本発明の目的は、誤動作を受けた後に再び落ちつくこと
ができる改良された電子メモリ装置を提供することであ
る。

本発明の別の目的は、メモリバンクの新規な使用を提供
することである。

本発明の更に別の目的は、誤動作が発生した場合に効果
的に自己治癒する電子メモリバンクを提供することであ
る。

これらの及び他の目的は添付図面と共に以下の明細書を
読む時に明らかになる。

好適実施例の詳細な説明 第１図には、電子郵便料金計がブロック図で示されてい
る。電源５０は通常は家庭用電源１１０Ａ　Ｃに接続さ
れ、このＡＣを料金計を動作するために要求される他の
電圧に変換する。本発明が使用されている電子郵便料金
計装置の１つの形式は米国特許番号第４．２５１．８７
４号に説明されている。この電源は入力リード５１を介
して動作装置に接続されたものとして示されている。端
子５２は入力５３及び出力つまりディスプレイ５４を含
んでおり、ディスプレイのフロントパネルが第２図に示
されている。

出力５４は、長方形の内部に、各々がディスプレイデジ
ットを表している一連の正方形として示されている読出
しによって示される。数字１〜０、Ｃ０ＲＲＥＣＴＩＯ
Ｎ（較正）のためのＣ１及び小数点用のピリオドを表示
されたボタン６０は、例えばプリントされるべき郵便料
金額を選択するための入力部分の一部を表している。パ
ネルの右側部分にある６つのボタン７０は料金計に問い
合わせるため及び例えば、使用された郵便料金の額（デ
センディングレジスタ中のドル値）、郵便料金が与えら
れた郵便物（ピース）の数（ピースカウントレジスタ中
の数）、バッチ中に送られたピースの数（バッチカウン
トレジスタ中の数）、バッチ中でプリントされた郵便料
金の値（バッチ値レジスタ中のドル値）及び料金計によ
ってプリントされた郵便料金の合計（プリントされた郵
便料金のドル値）を質問するために使用される。他の２
つのボタン７７及び７８は、前もって支払われた郵便料
金額を特定すること及び料金計によってプリントされる
べき郵便料金の頷を選択すること等の他の命令に使用さ
れる。

小数点記号を含むキーボード６０上にパンチされたテン
（１０）数字までの金額は読出し５４上に現れる。

数字つまり金額が正しいと思われかつファンクシ、ンボ
タンもプリントされるべき郵便料金の値つまり顎を変更
する等のために押された時に、金額入力（Ｅｎｔｅｒ　
Ａｍｏｕｎｔ）ボタン５５が料金計に金額を入力するた
めに押される。キー６１は料金計をロック及びアンロッ
クするために備えられ、かつボタン５６及び５７は料金
計によってプリントされる日付をチェックしかつリセッ
トするために備えられている。

第１図に戻ると、中央処理装置つまりｃｐｕｓｏはＮａ
ｔｉｏｎａｌ　　Ｓｅｍ１ｃｏｎｄｕｃｔｅｒ　Ｃｏｒ
ｐｏｒａｔｉｏｎによって製造された型式番号Ｎ　Ｓ　
Ｃ８００Ｖのマイクロプロセッサである。マルチプレッ
クスというブロック８】は端末とＣＰＵとの間の入力及
び出力リンクを表している。市販素子の型式Ｅ　Ｄ　Ｈ
７８２３Ｃ−３０等のＲＯＭ８２は固定記憶装置として
機能し、かつＣＰＵをガイドし効果的に動作ステップを
制（１する適当なプログラムでプログラムされている。

第３図について説明されたように、各種のレジスタのオ
フセットもｒ（０Ｍ中に記憶されている。市販素子の型
式ＴＣ５５１７Ｂ−２０あるいはＭＫ４８ＣＯＬ２−２
５のようなＲＡＭ８３は一時記憶装置として機能する。

このＲＡＭはＣＰＵに接続されており、郵便料金がブロ
ック８５によって示された郵便料金プリント装置によっ
てプリントされた時をＣＰＵに知らせるためのトリップ
制御つまりインターロックとして機能する。プリントさ
れるべき郵便料金の値はブロック８６によって示された
郵便料金セットによりセットされ、一方郵便料金の値は
ＣＰＵによって制御される。郵便料金計の機能の固定の
実行記録つまり勘定はブロック１００によって示された
不揮発メモリ（ＮＶＭ）に記憶されている。第３図でよ
り詳細に説明されるように、ＮＶＭは郵便料金計に不随
する会計機能を記憶するように機能する。ブロック５８
の「通信」は郵便料金計が接続されるべき遠隔の端末を
表している。

第３図にはＮＶＭ、ＲＯＭ、ＲＡＭ及びＣＰＵの部分の
より詳細なブロック図が示されている。

ＮＶＭは複数のブロック、この例では５つの完全なブロ
ックと部分的に表示された６番目のブロック、にセグメ
ント化され表示されている。使用されたＮＶＭは、極め
て速いサイクルで動作するＭｏ５ｔｅｋによって製造さ
れた型式Ｍ　Ｋ　４８Ｃ０２１あるいは幾分遅いサイク
ルで動作するＳ　ｅｅｑによって製造された５ＥＥＱ型
式５５１６Ａ　Ｈ等のＣＭＯ３である。各メモリバンク
は２０３２個の使用可能なメモリバイトを含んでいる。

これらのバイトは、ＮＶＭを表すブロックの右端からの
びた短い棒によって表されている。数字の順で各連続し
たバイトを識別することによって、使用可能なメモリ容
量が各々が所定数のバイトを含む部分つまりブロックに
区分つまり分離できる０本表示では、各メモリブロック
は、メモリバンクが８つのブロックに区分された状態で
、例えば２５４バイトという同じ数のバイトを含んでい
る。これは使用可能バイトの合計容量を使用している。

実際には、郵便料金計は料金計の活動について少なくと
も２つの同じ会計記録を保持している。

これらの記録は、支払われた郵便料金の額のドル値を保
持しているアセンディングレジスタ、前もって支払われ
た全類に対して支払いに利用できる郵便料金のドル値を
保持しているデセンディングレジスタ、郵便料金がスタ
ンプされる郵便物の数を表す数字を保持しているピース
カウントレジスタ、及びあるバッチ中の郵便物の数を表
す数字を保持しているバッチカウントレジスタ等のレジ
スタの形式である。当然に他のレジスタも所望であれば
１重用でき、このスペースは表示によって同じものに与
えられる。

記録あるいはデータの二重のセットが２つの別個のメモ
リブロック中に保持されているので、最初のデータメモ
リブロック中のデータの初期に記憶されたセットはデー
タの１次セットとして参照される。データの１次セット
が記憶されているデータメモリブロックは「１次ブロッ
ク（Ｐ　ｒｉｍａｒｙＢ　１ｏｃｋ）　Ｊとして参照さ
れる。データの１次セットのコピーであるデータの初期
に記憶されたセットは第２のデータメモリブロック中に
記憶されており、データの２次セットとして参照される
。データの２次セットが記憶されているデータメモリブ
ロックは［２次ブロック（ｓｅｃｏｎｄａｒｙ　Ｂ　１
ｏｃｋ）　Ｊとして参照される。本発明を実現する際に
、短くされたブロックであるメモリバンク中の第１のメ
モリブロックは、所望であればここでは完全なブロック
として表され、データの１次セットが記憶されているデ
ータメモリブロックのアドレスと、データの２次セット
が記憶されているデータメモリブロックのアドレスとを
記憶するために使用される。

記録の完全性を処理あるいは検証する際に、記録の一方
のセットがエラーあるいは誤動作を受けたことがわかる
。大抵の場合には、エラーあるいは誤動作はその時には
較正できないエラーあるいは誤動作である。記録の他方
のセットの検証が記録のこの第２のセットが較正される
べきことを示している。

使用可能なメモリバンク中の各バイトが連続した数を与
えられているので各連続したブロックはブロック中の最
初のバイトの数字によって識別され、これが基本的には
ブロックのアドレスである。

第１のブロックＡはブロックアドレス記憶として使用さ
れ、記録の１次セットを含むブロックのアドレスと記録
の２次セッ１−を含むブロックのアドレスとを記憶する
所定のアドレスつまりロケーションを与える。第２のメ
モリブロックＢは記録の１次セットを記憶するための初
期ブロックとして使用され、また第３のメモリブロック
Ｃは記録の２次セットを記憶するための初期ブロックと
して使用される。

好適実施例では、最初のメモリブロックＡ及び最終のメ
モリブロックＨはデータあるいは記録のセットを記憶す
ること以外の目的のために使用されるがしかしこのよう
なブロックは前述の記憶もできる。好適には、ブロック
Ａは、記録の１次セットつまり主セットが記憶されてい
るブロックすなわち「１次ブロック」のアドレスとを記
憶するために使用される。記録の１次セットがエラーを
生じた場合あるいはこの記録が記憶されているブロック
に誤動作が生じた場合には、１次の記録の別のセットが
別のブロック中に発生され、そして記録の１次セットの
プログラム中に記憶されているアドレスがｒブロックア
ドレス記憶（Ｂ　１ｏｃｋ　Ａ　ｄｄｒｅｓｓＳ　ｔｏ
ｒａｇｅ）　」プログラム中のそのロケーションに再書
き込みあるいは変更される。

「保存ブロック（Ｒｅｓｅｒｖｅ　Ｂｌｏｃｋ）」のア
ドレスを見つけるなめに、連続したブロックアドレス間
の差は記録のセットが能動的に記憶されているブロック
の最高位のアドレスに加算される。

例えば、メモリバンク中に記憶されるべき会計プログラ
ムが２５４のメモリバイトを必要とし、２０３２バイト
のメモリバンクが使用されたものとする。

更に、メモリバンク中の各バイトはメモリバンク中の最
初から最後までそのロケーションに応じた数字の順で数
字により識別されたものとする。

２０３２バイトのメモリバンクをそれぞれ２５４のメモ
リブロックにセグメント化することによって、メモリバ
ンクは８つのメモリブロックにセグメント化される。！
＆初のメモリブロック（ブロックＡ）は数字つまりアド
レス１によって識別され、この数字つまりアドレスはプ
ログラム中の最初のバイトを識別するために使用される
。次のメモリブロック（ブロックＢ）は数字つまりアド
レス２５５によって識別され、この数字つまりアドレス
はブロックＢの最初のバイトを識別するために使用され
る。

このように進めると、ブロックＣは数字つまりアドレス
５０９により識別され、一方第４のブロック（ブロック
Ｄ）は数字つまりアドレス７６３によって識別される。

好適な実施例におけるように、ブロックＡ（つまりアド
レス１）がブロックアドレス記憶に使用され、ブロック
Ｂ（つまりアドレス２５５）が記録の１次セットを初期
に記憶するブロックとして使用され、そしてブロックＣ
（つまりアドレス５０９）が記録の２次セットを初期に
記憶するブロックとして使用されると、残りのブロック
Ｄ、Ｅ、Ｆ。

Ｇ及びＨは保存ブロックとして使用される。保存ブロッ
クのアドレスはそれぞれ７６３，１０１７，１２７１゜
１５２５及び１７７９であり、ブロックアドレスの差は
２５４である。記録の１次セットがブロックＢに記憶さ
れておりかつ記録の２次セットがブロックＣに記憶され
ている時に次の使用できる保存ブロック例えばブロック
Ｄのアドレスを見つけ出すことが望ましくなった時に、
アドレスの差（２５４）が次の能動ブロックの最高位の
数字を付されたアドレスに加算される。つまり−５０９
＋２５４＝７８３が得られ、７６３は現れてくる順の最
初の保存ブロックであるブロックＤのアドレスである。

セットあるいは記録あるいはデータを構成しているアセ
ンディングレジスタ、デセンディングレジスタ、ピース
カウントレジスタ、バッチカウントレジスタ及びその他
のレジスタ等の各種のレジスタは、それぞれメモリブロ
ックのアドレスから所定のオフセットをもつ等してメモ
リブロック内の所望のロケーションに配置されている。

しかし、任意のオフセットはアドレス差より小さくなけ
ればならない、アセンディングレジスタのオフセットが
３０であるものとする。１次アセンディングレジスタの
アドレスは２５５＋３０つまり２８５である。２次デセ
ンディングレジスタのアドレスは５０９　＋　３０つま
り５３９である。デセンディングレジスタのオフセット
は６０である。このように、１次デセンディングのアド
レスは２５．５＋６０つまり３１５であり、一方２次デ
センディングレジスタのアドレスは５０９＋６０つまり
５６９である。ブロックアドレスにレジスタのオフセッ
トをプラスしたものは「実効アドレス（Ｅ　［ｅｃＬｉ
ｖｅ　　Ａｄｄｒｅｓｓ）」として参照される。

各種レジスタの各種の所定のオフセットは固定記憶装置
、ＲＯＭ８２に記憶されている。

計算はＣＰＵ８０中で実行され、実効アドレスは一時的
にＲＡＭ８３に記憶される。

第４図、第４ａ図、第４１３図及び第４ｃ図は結合され
て装置の動作の全体のフローチャートを形成する。フロ
ーチャートに記載された動作を実行するプログラムはＲ
ＯＭ中に書き込まれそして記憶される。レジスタの一方
のセット中に記憶されたデータ中のエラーが検出された
場合あるいはその時のメモリブロックのうちの１つのあ
る誤動作が検出された場合には、ここで「リマップ（Ｒ
ｅｍａｐ）Ｊとして参照されるレジスタの新しいセット
をセットアツプするつまり発生するためのルーチンが発
生する。

メモリブロックに記憶されているデータの完全性を検出
する及び／又は誤動作がメモリブロックに生じたか否か
決定するための幾っがの方法があることは当業者によっ
て理解される。各種レジスタ中に記憶されているデータ
の完全性をチェックする１つの方法が係属中の前記出願
番号第７１８，６１８号に説明されている。

前記係属中の出願は各レジスタに独立の増分可能なファ
ンクションコードの使用を教示しており、これは動作の
進行つまりあるレジスタの更新の実行を識別する１次レ
ジスタ及び２次レジスタの両方によって記憶される。こ
のファンクションコードの１つの目的は、両方のレジス
タが同じように更新されたか否か決定することである。

レジスタ中に記憶されているデータを更新する時には、
まず１次ブロックつまり１次レジスタ中のデータが完全
に更新され次に２次ブロックつまり２次レジスタ中のデ
ータが更新されることがわかる。２次レジスタ中のデー
タは１次レジスタ中のデータの複写つまりコピーである
ので、各レジスタのファンクションコードは更新ルーチ
ンの完了の際には同じでなければならない。

１次ブロック中のファンクションコードを２次ブロック
中のファンクションコードに比較することによって、両
方のメモリブロックが同じ更新を受けたか否か容易に確
認できる。メモリブロックのファンクションコードの相
違はメモリブロックのうちの一方に記憶されたデータの
エラーを示している。

当業者にはよく知られているように、他のデータのチェ
ックは、所望であれば、複写されたデータの完全性を決
定するために使用される。

第４図、第４ａ図、第４ｂず及び第４ｃ図に記載された
フローチャートによりカバーされるルーチンは、校正で
きないエラーあるいは誤動作が発生した場合に実行され
る。これはステップ４，１によって示されている。いか
なる較正できないエラー及び／あるいは誤動作も検出さ
れない場合には正常な動作が継続する。これに対してエ
ラーが発生した場合には、保存メモリブロックがレジス
タの新しいセットを発生する際に使用できるが否か決定
されねばならない。

保存ブロックが使用できるが否が決定するルーチンは第
５図に記載されたフローチャートによりカバーされる。

第５図のフローチャートは説明を要しないと思われる。

このルーチンは保存ブロックが使用できるか否か決定す
る。保存ブロックが使用できる場合には、使用できる保
存ブロックは、新しい１次あるいは２次メモリブロック
が発生されるまでバイト毎にリマップされる。

いかなる保存ブロックも使用できない場合には、先に使
用されそして今放棄されているメモリプロ。

夕が再使用できるか否か決定するルーチンが与えられる
。このルーチンは第６図に記載されたフローチャートに
よりカバーされる。

メモリバンクを多重部分に区分することにより、２つの
部分は対応のデータを記憶するために使用され、他の部
分は保存メモリブロックあるいは領域として使用される
。エラーが一方のメモリブロックに記憶されているデー
タに発見された時に、データの新しいセットは他のメモ
リブロック中の正しいデータのセットから次に使用でき
る保存メモリブロックつまり領域へのデータのバイト毎
の複写によって発生される。このルーチンは、レジスタ
の新しいセットを作るなめに、その内部にデータを転送
し記憶する保存ブロックあるいは保存領域が存在する限
り幾度も繰り返される。このルーチンの実行はこの新し
いメモリシステムを使用した装置のフィールド寿命を非
常に伸ばすことができる。

当業者によって良く知られているように、いくつかの誤
動作及び／又はエラーは発生した時には較正できないよ
うに思われるが、しかし明らかな誤動作あるいはエラー
を生じたメモリブロックし実際には使用できる状態に駆
動できる。このように、全ての保存ブロックあるいは領
域がリマッピングに使用され、またいかなる保存ブロッ
クあるいは領域もリマッピングに使用できない場合には
先に使用されかつ実質的に放棄されたメモリブロックが
リマッピングのために再使用できるか否か決定するため
に、ルーチンがプログラムできる。

この後者の手順はこの新規なメモリシステムが使用され
ている装置のフィールド寿命を更にのばす。

別の構成において、本発明の原理は、ブロック中に記憶
されたレジスタの全セットを再書き込みぜずに、データ
中にエラーを受けたレジスタを同じメモリブロック内の
別のロケーションに再配置つまりロケーションするため
に使用される。この別の構成は保存メモリブロックの別
の領域に対立するようにメモリブロック内に保存メモリ
領域を与える。１次ブロックのアドレス及び２次ブロッ
クのアドレスはＲＯＭ中に記憶されておりかつ固定記憶
である。各種のレジスタのオフセットはＮＶＭブロック
アドレス記憶に記憶され、またあるレジスタのオフセッ
トはメモリブロック内のレジスタのりロケーションの際
に変更を受ける。個別のレジスタがメモリブロック内で
リロケーションされた場合には、他のメモリブロック内
の対応のレジスタも対応のロケーションにリロケーショ
ンされる。あるレジスタのオフセットはＮＶＭブロック
記憶内で変更される。

本発明の好適実施例は郵便料金計における使用に関して
説明された。この新規なメモリ装置は、データが電子的
に配置され、記憶されそして検索されるという任意の会
計及び／又は明細保持システムに使用できることがわか
る。ここに言及されたもの以外のメモリバンクが本発明
を実現する際に使用できることもわかる。本発明の好適
実施例はりマツピングのためにメモリバンクを多数の部
分に区分することを含んでいるが、一つのメモリバンク
がレジスタの１次セットを記憶するために１次バンクと
して機能し、第２のメモリバンクがレジスタの２次セッ
トを記憶するために２次バンクとして機能し、そして付
加のメモリバンクがリマッピングのために保存メモリバ
ンクとして＠能するために備えられているという複数の
メモリバンクが使用できることは明らかである。

【図面の簡単な説明】

第１図は本発明を組み込んだ電子郵便料金計のブロック
図、第２図は郵便料金計のフロントパネルの表示を示す
図、第３図は第１図のブロック図の部分の詳細なブロッ
ク図、第４図、第４ａ図、第４ｂ図及び第４ｃ図は全体
で本発明の使用をカバーしている全体フローヂャ−１・
、第５図は第４図において呼び出されたファンクション
の詳細フローチャート、第６図は第４図において呼び出
された別のファンクションの詳細なフローチャートであ
る。 ５０：電源　　　　　　　　５１：入力リード５２：端
末　　　　　　　　５３：入力装置５４：ディスプレイ
　　　　５８：通信装置６０：キーボード　　　　　６
０：キー７０．７７．７８：ボ９：ｙ　　　　　８０：
ＣＰＵ８１：マルチフレックス８２：ＲＯＭ ８３：ＲＡＭ ８５：郵便料金プリント装置

Claims (26)

【特許請求の範囲】
1. （１）メモリバンク中に記憶されたデータをリロケート
   する方法であって、 （ａ）前記メモリバンクを少なくとも第１のメモリ部分
   、第２のメモリ部分及び第３のメモリ部分に区分するこ
   と、 （ｂ）第１のデータを前記第１のメモリ部分に記憶する
   こと、 （ｃ）前記第１のデータに対応している第２のデータを
   前記第２のメモリ部分に記憶すること、 （ｄ）前記第１のデータを前記第３のメモリ部分に書き
   込みそして記憶すること、 の各ステップから成り、これにより前記第１のデータが
   前記第２のメモリ部分中に記憶された対応のデータの代
   わりに前記第３のメモリ部分に複写されることを特徴と
   すメモリバンク中に記憶されたデータをリロケートする
   方法。
2. （２）特許請求の範囲第１項において、前記メモリバン
   クが不揮発メモリバンクである方法。
3. （３）特許請求の範囲第１項において、前記メモリバン
   クが郵便料金計データを記憶するために使用され、前記
   第１のデータが少なくともアセンディングレジスタのデ
   ータとデセンディングレジスタのデータとを含み、かつ
   前記第２のデータが少なくともアセンディングレジスタ
   のデータとデセンディングレジスタのデータを含んでい
   る方法。
4. （４）特許請求の範囲第１項において、前記メモリバン
   クが複数のメモリバンクを含み、前記メモリブロックの
   各々がメモリバンクである方法。
5. （５）データを記憶するために不揮発メモリバンクを使
   用するメモリシステムの寿命をのばす方法であって、 （ａ）各メモリブロックが所定のデータを記憶するため
   に少なくとも十分なバイトを含んだ状態で、前記不揮発
   メモリバンクを少なくとも第１のメモリブロック、第２
   のメモリブロック及び保存メモリブロックに区分するこ
   と、 （ｂ）第１のデータを前記第１のメモリブロックに書き
   込みそして記憶すること、 （ｃ）前記第１のデータに対応する第２のデータを前記
   第２のメモリブロックに書き込みかつ記憶すること、 （ｄ）メモリブロックの一方に記憶されたデータのエラ
   ーがあるか否か決定するために前記第１のメモリブロッ
   クに記憶された前記第１のデータを前記第２のメモリブ
   ロックに記憶された前記第２のデータに比較すること、 （ｅ）どのメモリブロックがエラーを生じたか決定する
   こと、及び （ｆ）正しいデータによって新しいメモリブロックを構
   成するために前記正しいデータを前記保存メモリブロッ
   クに書き込みそして記憶することによって正しいデータ
   を含むメモリブロックからデータを複写すること、 の各ステップから成ることを特徴とするメモリシステム
   の寿命をのばす方法。
6. （６）特許請求の範囲第５項において、前記メモリブロ
   ックの各々が同じ大きさのメモリバイトを含んでいる方
   法。
7. （７）特許請求の範囲第５項において、更に、（ａ）前
   記メモリバンク中の前記バイトの各々を前記バンク中の
   そのロケーションの順に連続して識別すること、及び （ｂ）各メモリブロック中の対応のロケーション中の各
   バイトにより前記メモリブロックの各々を識別すること
   、 の各ステップから成り、これにより各メモリブロック中
   に書き込まれたデータがメモリブロックの識別に応じて
   少なくとも書き込まれる方法。
8. （８）特許請求の範囲第５項において、前記所定のデー
   タが郵便料金計データであり、また前記第１のデータ及
   び前記第２のデータが夫々少なくともアセンディングレ
   ジスタのデータとデセンディングレジスタのデータを含
   む方法。
9. （９）特許請求の範囲第５項において、更に、（ａ）前
   記不揮発メモリ中の前記バイトの各々を前記メモリバン
   ク中のそのロケーションの順に連続的に識別すること、 （ｂ）各メモリブロック中の対応のロケーションの各バ
   イトによって前記メモリブロックの各々を識別すること
   、 （ｃ）その中の最も少ない大きさのバイトを有するメモ
   リブロック中に含まれているバイトの数よりも小さいオ
   フセットの関数であるメモリブロック中のロケーション
   に前記第１のデータを割り当てること、及び （ｄ）前記第１のデータに割り当てられたロケーション
   に対応するメモリブロック中のロケーションに前記第２
   のデータを割り当てること、の各ステップからなり、こ
   れにより前記第１のデータが前記第１のメモリブロック
   の識別番号及び前記第１のデータに割り当てられたオフ
   セットに基づいて記憶され、また前記第２のデータが前
   記第２のメモリブロックの識別番号及び前記第２のデー
   タに割り当てられたオフセットに基づいて前記第２のブ
   ロック中に記憶される方法。
10. （１０）郵便料金計の電子メモリ記憶及び検索装置の寿
    命を伸ばす方法であって、 （ａ）各ブロックが所定のデータを独立して記憶するた
    めに十分なメモリバイトを含む状態で、前記電子メモリ
    を少なくとも第１のメモリブロック、第２のメモリブロ
    ック及び第３のメモリブロックに区分すること、 （ｂ）検索のために第１のデータを前記第１のメモリブ
    ロックに書き込みそして記憶すること、 （ｃ）検索のために前記第１のデータに対応する第２の
    データを前記第２のメモリブロックに書き込みそして記
    憶すること、 （ｄ）エラーが前記第１のデータと前記第２のデータと
    の間に存在するか否か決定するために前記第１のデータ
    を前記第２のデータに比較すること、 （ｅ）どちらのデータが正しいデータであるか決定する
    こと、及び （ｆ）前記正しいデータを前記第３のメモリブロック中
    に書き込みそして記憶することにより正しいデータを前
    記第３のメモリに複写すること、 の各ステップから成ることを特徴とする電子メモリ記憶
    及び検索装置の寿命をのばす方法。
11. （１１）特許請求の範囲第１０項において、前記所定の
    データが郵便料金計データであり、前記第１のデータ及
    び前記第２のデータが夫々少なくともアセンディングレ
    ジスタのデータ及びデセンディングレジスタのデータを
    含んでいる方法。
12. （１２）特許請求の範囲第１０項において、前記第１の
    メモリブロック、前記第２のメモリブロック及び前記第
    ３のメモリブロックが夫々同じ大きさのメモリバイトを
    含んでいる方法。
13. （１３）郵便料金計の不揮発メモリ装置の寿命をのばす
    方法であって、 （ａ）各メモリブロックが所定のデータを個別に記憶す
    るために十分なメモリバイトを含む状態で、前記メモリ
    を少なくとも第１のメモリブロック、第２のメモリブロ
    ック及び保存メモリブロックに区分すること、 （ｂ）前記不揮発メモリ中の前記バイトの各々を前記メ
    モリバンク中のそのロケーションの順に連続した順序で
    識別すること、 （ｃ）保存ブロック中の所定のバイトの識別によって前
    記メモリブロックの各々を識別すること、 （ｄ）前記第１のメモリブロック及び前記第２のメモリ
    ブロックの識別を記憶すること、（ｅ）オフセットの関
    数であるメモリブロック中のロケーションに前記所定の
    データを割り当てること、 （ｆ）前記第１のブロックの識別及び前記データに対す
    る前記オフセットに基づいて第１の所定のデータを前記
    第１のブロックに記憶すること、 （ｇ）前記第２のブロックの識別及び前記データに対す
    る前記オフセットに基づいて、前記第１の所定のデータ
    に対応する第２の所定のデータを前記第２のブロックに
    記憶すること、（ｈ）前記ブロックの各々において前記
    データの完全性を決定するために、前記第１のブロック
    に記憶されている前記データを前記第２のブロックに記
    憶されている前記データに比較すること、 （ｉ）前記第１のブロック中の前記データと前記第２の
    ブロック中の前記データとの間の相違があるという決定
    に応答して、正しい所定のデータのロケーションを決定
    すること、 （ｊ）前記保存ブロックの特定及び前記データの前記オ
    フセットに基づいて配置されている所定のデータの複写
    セットを前記保存ブロックに与えるために正しい所定の
    データを記憶しているブロック中のデータを前記保存メ
    モリブロックに複写すること、及び （ｋ）正しくない前記所定のデータを含んでいるメモリ
    ブロックの識別の代わりに前記保存メモリブロックの識
    別を記憶すること、 の各ステップから成ることを特徴とする郵便料金計の不
    揮発メモリの寿命をのばす方法。
14. （１４）特許請求の範囲第１３項において、更に、（ａ
    ）各ブロック中の前記所定のデータの完全性を決定する
    ために、前記保存メモリブロックに記憶されている前記
    所定のデータを前記正しいデータを記憶しているブロッ
    クに記憶されている前記所定のデータに比較すること、 （ｂ）最後に比較された２つの所定のデータ間の相違が
    あるという決定に応答して正しい前記所定のデータのロ
    ケーションを決定すること、（ｃ）保存メモリブロック
    が使用できるか否か決定すること、 （ｄ）保存メモリブロックが使用できないという決定に
    応答して、最初に放棄された先に使用されたメモリブロ
    ックを見つけ出すこと、（ｅ）前記最初に放棄された先
    に使用されたメモリブロックの全てのロケーションにあ
    る全てのメモリバイトを使用できる状態にドライブする
    こと、 （ｆ）前記先に使用されたブロックの識別と前記データ
    の前記オフセットとに基づいて配置されている所定のデ
    ータの複写セットを前記最初に放棄された先に使用され
    たブロックに与えるために、正しい所定のデータを記憶
    しているブロック中のデータを前記最初に放棄された先
    に使用されたメモリブロックに複写すること、及び （ｇ）正しくない前記所定のデータを最後に記憶してい
    るメモリブロックの識別に代えて前記先に使用されたブ
    ロックの識別を記憶すること、 の各ステップから成る方法。
15. （１５）不揮発メモリバンクに記憶されているデータを
    リロケートする方法であって、 （ａ）前記メモリバンクを、メモリブロックの各々が所
    定のデータを記憶するのに十分に大きい初期記憶領域と
    保存記憶領域とを含む少なくとも第１のメモリブロック
    及び第２のメモリブロックに区別すること、 （ｂ）前記メモリバンク中の各バイトを前記メモリバン
    ク中のそのロケーションの順に連続して識別すること、 （ｃ）各ブロック中の所定のバイトの識別によって前記
    メモリブロックの各々を識別すること、 （ｄ）前記最初のメモリブロックの識別及び最初のオフ
    セットに基づいて前記最初のメモリブロックの前記初期
    記憶領域のロケーションに最初のデータを記憶すること
    、 （ｅ）前記第２のメモリブロックの識別及び前記最初の
    オフセットに基づいて前記第２のメモリブロックの前記
    初期記憶領域中のロケーションに前記第１のデータに対
    応する第２のデータを記憶すること、 （ｆ）各ブロック中に記憶されているデータの同一性を
    検証するために、前記最初のメモリブロックの前記初期
    記憶領域に記憶されている前記第１のデータを前記第２
    のメモリブロックの前記初期記憶領域中に記憶されてい
    る前記第２のデータに比較すること、 （ｇ）データの相違が前記第１のブロックに記憶されて
    いる前記データと前記第２のブロックに記憶されている
    前記データとの間に存在するという検証に応答して、ど
    ちらの記憶されているデータが正しいデータか決定する
    こと、（ｈ）正しいデータを記憶しているブロックの前
    記保存記憶領域内の第２のオフセットを確立すること、 （ｉ）前記正しいデータを記憶しているメモリブロック
    中の前記第２のオフセットに前記正しいデータを転送す
    ること、及び （ｊ）正しくないデータと前記第２のオフセットとを含
    んでいるブロックの前記保存記憶領域中に前記正しいデ
    ータを複写すること、 の各ステップから成ることを特徴とする不揮発メモリバ
    ンク中に記憶されているデータをリロケートする方法。
16. （１６）特許請求の範囲第１５項において、前記所定の
    データが郵便料金計データであり、前記第１のデータ及
    び前記第２のデータが少なくともアセンディングレジス
    タのデータとデセンディングレジスタのデータを含んで
    いる方法。
17. （１７）データを記憶しかつデータを検索するために不
    揮発メモリバンクを使用した郵便料金計の電子データ記
    憶及び検索装置の寿命をのばす方法であって、 （ａ）各メモリブロックが対応の所定のプログラムデー
    タを別個に記憶するために少なくとも十分なメモリバイ
    トを含んだ状態で、不揮発メモリバンクを少なくとも第
    １のメモリブロック、第２のメモリブロック及び第３の
    メモリブロックに区分すること、 （ｂ）前記所定のプログラムの第１のデータを前記第１
    のメモリブロックに書き込みそして記憶すること、 （ｃ）前記第１のデータに対応する前記所定のプログラ
    ムの第２のデータを前記第２のメモリブロックに書き込
    みそして記憶すること、（ｄ）前記第１のデータと前記
    第２のデータとの間にエラーが存在するか否か決定する
    ために前記第１のデータに前記第２のデータを比較する
    こと、及び （ｅ）エラーが前記第１のデータと前記第２のデータと
    の間に存在するという決定に応答して、正しくないデー
    タを記憶しているメモリブロックに代えて正しいデータ
    を有するメモリブロックを与えるために、前記正しいデ
    ータを前記第３のメモリブロックに書き込みそして記憶
    することにより正しいデータを前記第３のメモリブロッ
    クに複写すること、 の各ステップから成ることを特徴とする電子データ記憶
    及び検索装置の寿命をのばす方法。
18. （１８）特許請求の範囲第１７項において、前記所定の
    プログラムのデータが郵便料金会計データである方法。
19. （１９）特許請求の範囲第１８項において、前記第１の
    データ及び前記第２のデータが少なくともアセンディン
    グレジスタのデータ及びデセンディングレジスタのデー
    タを含んでいる方法。
20. （２０）データを記憶しかつデータを検索する不揮発メ
    モリバンクを使用する郵便料金計の電子データ記憶及び
    検索装置の寿命をのばす方法であって、 （ａ）各メモリブロックが同じ所定のプログラムデータ
    を別個に記憶するために少なくとも十分なメモリバイト
    を含んだ状態で、不揮発メモリバンクを少なくとも第１
    のメモリブロック、第２のメモリブロック及び保存メモ
    リブロックに区分すること、 （ｂ）各メモリバイトを前記メモリバンク中のそのロケ
    ーションの順に別個にかつ連続して識別すること、 （ｃ）前記メモリブロックの各々を各ブロック中の所定
    のバイトの識別によって識別すること、 （ｄ）前記第１のメモリブロック及び前記第２のメモリ
    ブロックの識別を記憶すること、（ｅ）前記所定のプロ
    グラムのデータをメモリブロック中のロケーションに割
    り当て、前記ロケーションを記憶すること、 （ｆ）前記第１のメモリブロック中の所定のプログラム
    のデータを割り当てられたロケーションに書き込みそし
    て記憶すること、 （ｇ）データの複写コピーを各メモリブロックに与える
    ために、前記第２のメモリブロック中の前記所定のプロ
    グラムの前記データを前記割り当てられたロケーション
    に書き込みそして記憶すること、 （ｈ）前記第１のメモリブロックに記憶された前記デー
    タを前記第２のメモリブロックに記憶された前記データ
    に比較すること、 （ｉ）各メモリブロック中に記憶されたデータの相違が
    あることを発見したことに応答して、どのメモリブロッ
    クが正しいデータを含んでいるか決定すること、 （ｊ）正しいデータの複写コピーを、一つのコピーは正
    しいデータを記憶しているメモリブロックに、１つのコ
    ピーは保存メモリブロックに与えるために、前記保存メ
    モリブロック中の正しいデータを含んでいるブロックに
    記憶されているデータを割り当てられたロケーションに
    書き込みそして記憶し、これにより正しくないデータを
    記憶しているメモリブロックの代わりに正しいデータを
    有しているメモリブロックを与えること、及び （ｋ）データ記憶装置中のデータの完全性を維持しかつ
    電子データ記憶及び検索装置の寿命をのばすために、正
    しくないデータを含んでいるメモリブロックの識別の代
    わりに前記保存ブロックの識別を記憶すること、 の各ステップから成ることを特徴とする郵便料金計の電
    子データ記憶及び検索装置の寿命をのばす方法。
21. （２１）特許請求の範囲第２０項において、前記メモリ
    ブロックの各々が実質的に同じ数のメモリバイトを含ん
    でいる方法。
22. （２２）特許請求の範囲第２０項において、前記所定の
    プログラムデータが少なくともアセンディングレジスタ
    のデータとデセンディングレジスタのデータを含む郵便
    料金会計データである方法。
23. （２３）特許請求の範囲第２０項において、各ブロック
    中の前記所定のバイトが各ブロック中の最初のバイトで
    ある方法。
24. （２４）特許請求の範囲第２３項において、前記所定の
    プログラムデータの割り当てられたロケーションが各ブ
    ロック中の前記最初のバイトからのオフセットの関数で
    ある方法。
25. （２５）特許請求の範囲第２０項において、更に、（ａ
    ）前記保存メモリブロックに記憶されたデータを、前記
    保存ブロックに記憶されていたデータが複写されたメモ
    リブロックに記憶されているデータに比較すること、 （ｂ）各メモリブロックに記憶されたデータに相違があ
    ることを見つけ出したことに応答して、どのメモリブロ
    ックが正しいデータを含んでいるかを決定すること、 （ｃ）保存メモリブロックがデータのセットを複写する
    ために使用できるか否か決定すること、 （ｄ）保存メモリブロックが使用できないという決定に
    応答して最初の先に使用された実質的に放棄されたメモ
    リブロックを見つけ出すこと、 （ｅ）前記最初の先に使用された実質的に放棄されたメ
    モリブロックの中の全てのロケーションにある全てのメ
    モリバイトを使用できる状態にドライブすること、 （ｆ）正しいデータの複写コピーを、一つのコピーは前
    記最初の先に使用された実質的に放棄されたメモリブロ
    ック中に、また一つのコピーは正しいデータを含んでい
    ると最後に見つけたメモリブロック中に与えるために、
    正しいデータを含んでいる最後に見つけたブロックに記
    憶されているデータを前記最初の先に使用された実質的
    に放棄されたメモリブロックに書き込みそして記憶し、
    これにより正しくないデータを含んでいると最後に見つ
    けたメモリブロックの代わりに正しいデータを有するメ
    モリブロックを与えること、及び （ｇ）記憶されそして検索されたデータの完全性を維持
    しかつデータ記憶及び検索装置の寿命をのばすために、
    正しくないデータを含んでいると最後に見つけられたメ
    モリブロックの識別に代えて前記最初の先に使用された
    実質的に放棄されたメモリブロックの識別を記憶するこ
    と、 の各ステップから成る方法。
26. （２６）メモリバンクに記憶されたデータをリロケート
    する方法であって、 （ａ）前記メモリバンクを少なくとも第１のメモリ部分
    、第２のメモリ部分及び保存メモリ部分に区分すること
    、 （ｂ）固定部分と変更可能部分とを含んだ第１の所定の
    アドレスに基づいて前記第１のメモリ部分に第１のデー
    タを記憶すること、 （ｃ）固定部分と変更可能部分とを含んだ第２の所定の
    アドレスに基づいて前記第２のメモリ部分に前記第１の
    データに対応する第２のデータを記憶すること、及び （ｄ）前記第１の所定のアドレスの前記固定部分に対応
    する固定部分と変更可能部分とを含んだ第３の所定のア
    ドレスに基づいて少なくとも前記第１のデータの一部分
    を前記保存メモリ部分に書き込み、これにより前記第１
    のデータの前記少なくとも一部分が、新しいロケーショ
    ンに前記第１のデータの前記少なくとも一部分を記憶す
    るために、前記保存メモリ部分に複写されること、 の各ステップから成ることを特徴とするメモリバンクに
    記憶されたデータをリロケートする方法。