JPS6217450B2

JPS6217450B2 -

Info

Publication number: JPS6217450B2
Application number: JP54017631A
Authority: JP
Inventors: Koji Maeda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1979-02-15
Filing date: 1979-02-15
Publication date: 1987-04-17
Also published as: JPS55109121A

Description

【発明の詳細な説明】本発明は、電力系統を保護するのに用いられる
保護継電装置に関し、特にアナログ・デジタル変
換器と、その入力の信号レベルを制御するゲイン
制御回路とを備えた保護継電装置に関する。

電力系統の保護継電装置を構成するアナログ・
デジタル変換器は、広いレンジに及ぶ電気量のア
ナログ信号を、与えられた機能の範囲内で最小の
誤差でもつてデジタル信号に変換することが必要
とされる。一例を示せば、送電線の電流を検出す
る変流器は、出力する信号の最大及び最小比が
200程度に及んでいる。

アナログ・デジタル変換回路は、アナログ・デ
ジタル変換の際に導入される量子化誤差を含む変
換誤差をできる限り小さなものとするために、こ
れに供給される信号のレベルを予め適当なレベル
のものに変換しておくことが望ましい。

第１図は、従来の保護継電装置を示すものであ
り、本発明との対比を明確にするため、要部のみ
を示してある。

第１図において、送電線１に変流器２が接続さ
れ、変流器２の出力端にはシヤント抵抗３が接続
されており、変流器２及びシヤント抵抗３は検出
部４を構成する。次いで、検出部４に対してロー
パス・フイルタ５が接続されている。ローパス・
フイルタ５の出力端はサンプル・ホールド回路６
に接続され、サンプル・ホールド回路６の出力端
はアナログ・デジタル変換回路７に接続される。
サンプル・ホールド回路６及びアナログ／デジタ
ル変換回路７は、その動作に必要な制御信号が制
御信号発生部８より供給されている。アナログ・
デジタル変換回路７は、１ビツトの符号ビツトを
含む12ビツトのデジタル信号７ａを出力してい
る。

第１図の構成から明らかなように、変流器２か
ら出力される電流信号は、ローパス・フイルタ５
及びサンプルホールド回路６を介してアナログ・
デジタル変換回路７に入力され、ここでデジタル
信号７ａに変換されており、アナログ・デジタル
変換器７には何ら適切なゲインの設定を受けるこ
となく、即ち適正なレンジの信号に予め変換され
ることなく供給されている。このように、入力さ
れる信号のレンジを適正なものに変換することな
くアナログ・デジタル変換を行うと、量子化誤差
が固定化され、電流信号が小さくなる程、全体の
誤差に含まれる量子誤差が大きくなり、結局デジ
タル信号７ａの誤差を大きくしてしまう。

要するに、従来の保護継電装置は、送電線から
検出した電流信号を適切なレンジのものに変換し
てからアナログ・デジタル変換をしていなかつた
ので、デジタル処理すべきデジタル信号の誤差が
大きく、信頼性を高めることが困難であつた。

本発明は、このような従来装置の欠点を除去す
るためになされたものであり、送電線から検出さ
れた電流信号を適切なレベルの信号に予め変換し
てからアナログ・デジタル変換を行なうようにし
て装置の信頼性を高めることができる保護継電装
置を提供することを目的とする。

以下、本発明の一実施例を図について説明す
る。

第２図は、本発明の保護継電装置のブロツク図
を示し、説明を簡単にするため、本発明に関連す
る要部のみを示す。第２図において、送電線１に
は変流器２が接続され、変流器２の両端には可変
抵抗器９が接続され、変流器２及び可変抵抗器９
は検出部１０を構成している。更に変流器２の一
端は抵抗１１を介してローパス・フイルタ１２の
入力端に接続されている。ローパス・フイルタ１
２の他の入力端は抵抗１３を介して接地される。
更に、変流器２の一端はレベル検出回路１４の入
力端に接続される。レベル検出回路１４の出力端
及び可変抵抗器９の分圧端子は、ローパス・フイ
ルタ１２に供給されるべき信号のレベルを制御す
るゲイン制御回路（以下、回路という）１５に接
続される。回路１５の出力端はローパス・フイル
タ１２に入力端接続されている。ローパス・フイ
ルタ１２の後段は第５図で説明する。以上述べた
抵抗１１から回路１５までは制御回路１６を構成
する。

第３図を参照すると、制御回路１６の詳細な構
成がブロツク図で示されている。同図において、
レベル検出回路１４は、変流器２の出力端に接続
されて交流の電流信号ａを直流の電流信号ｂに変
換する整流回路１７と、整流回路１７から出力さ
れる電流信号ｂのレベルと可変抵抗器１８の分圧
端子から出力される電圧レベルとを比較して前者
が後者の電圧レベルを超えたときは“１”の信号
を出力する比較器１９と、比較器１９から出力さ
れる信号をセツト入力Ｓに導くフリツプ・フロツ
プ２０と、同じく比較器１９の信号によりトリガ
される単安定回路２１とを有する。単安定回路２
１から出力される信号は、トリガされるとローに
なり、一定時間後にハイに戻る動作をし、フリツ
プ・フロツプ２０のリセツト入力Ｒに供給されて
いる。

回路１５は、可変抵抗器９の分圧端子に接続さ
れてこれより供給される交流信号のレベルに従つ
た出力をするフオト・カプラ２２と、フオト・カ
プラ２２から供給される信号をスイツチさせるス
イツチ回路２３と、フリツプ・フロツプ２０のＱ
出力を導入してこれによりスイツチ回路２３をオ
ン又はオフにするフオト・カプラ２４とを有す
る。スイツチ回路２３の出力端は回路１５の出力
を導くものであり、ローパス・フイルタ１２に接
続されている。

第４図を参照して第３図の動作を説明する。第
３図において、ａは、変流器２から出力される電
流信号を示し、時刻t₁までは通常のレベルにあ
り、時刻t₁から時刻t₂までは送電線１の電流に変
化が生じたのに応じてレベルが通常のときより大
となつており、そして時刻t₂からは通常のレベル
に戻つているのを示す。ｂは、電流信号ａを整流
回路１７で整流した電流信号を示し、時刻t₁〜t₂
の期間では可変抵抗器１８の電圧レベルVrefを
超える期間t₁₁〜t₁₂及びt₁₃〜t₁₄があることを示
す。ｃは、フリツプ・フロツプ２０のＱ出力を示
すもので時刻t₁₁のとき、比較器１９から“１”
の信号ｄが供給されるので、フリツプ・フロツプ
２０がセツトされたことを示す。時刻t₁₁では、
また単安定回路２１もトリガされ、その信号ｄは
図示のようにローに転ずる。単安定回路２１は、
時刻t₁₅になると、安定状態に戻り、その信号ｄ
は“１”になり、フリツプ・フロツプ２０をリセ
ツトさせる。フリツプ・フロツプ２０のＱ出力で
ある信号ｃは、フオト・カプラ２４を介してスイ
ツチ回路２３に供給されて、“１”のときはオ
ン、また“０”のときはオフに設定する働きをす
る。スイツチ回路２３がオンになると、ローパ
ス・フイルタ１２に供給される信号のレベルを低
下させる。この信号は、第４図に示すｅである。
図示のように、信号ｅは、期間t₁₁〜t₁₅でレベル
が低下している。

この場合、単安定回路２１は、電流信号の周期
の3/4となる時定数を有するように設定されるの
が好適である。また、スイツチ回路２３がオンと
なつたとき、ローパス・フイルタ１２に供給され
る信号ｅの倍率は、アナログ・デジタル変換回路
７がオーバ・フローすることなく、かつ最大の変
換入力を与えるように可変抵抗器９を設定してお
くのが好適である。これによつて、アナログ・デ
ジタル変換の際に導入される変換誤差を最小にす
ることが可能となる。同様に、可変抵抗器１８も
電流信号ａの通常のレベルでアナログ・デジタル
変換回路７がオーバ・フローすることなく、かつ
最大の変換入力を与えるように設定される。

第５図は、本発明の他の実施例を示すもので、
第３図の制御回路１６を用いた保護継電装置のブ
ロツク図を示す。図示のように、送電線１には検
出回路１０及び２５が接続され、前者は第２図で
説明した通りの構成を有し、変流器２の一端に接
続した線１０ａと、可変抵抗器９の分圧端子に接
続した線１０ｂをそれぞれ制御回路１６に接続す
る。検出回路２５は送電線１の電圧をコンデンサ
２６及び変成器２７を介して検出し、検出した電
圧信号を可変抵抗器２８で分圧して電圧信号を
得、これらを線２５ａ及び２５ｂを介して制御回
路１６−１に供給している。制御回路１６−１は
制御回路１６と同一構成である。制御回路１６の
出力信号は線１６ａによりサンプル・ホールド回
路６を介してアナログ・デジタル変換回路７に供
給される。同様にして、制御回路１６−１の出力
信号は線１６−１ａによりサンプル・ホールド回
路６−１を介してアナログ・デジタル変換回路７
−１に供給される。アナログ・デジタル変換回路
７及び７−１は変換したデジタル信号を線７ａ及
び７−１ａを介してマルチプレクサ２９に供給し
ている。マルチプレクサ２９には、制御回路１６
及び１６−１からフオト・カプラ２４の出力信号
が線１６ｂ及び１６−１ｂを介して供給されてい
る。マルチプレクサ２９は、線７ａ，７−１ａ，
１６ｂ及び１６−１ｂを介して入力されるデジタ
ル信号及び出力信号を多重化した信号を線２９ａ
を介してデジタル・リレー３０に供給している。
デジタル・リレー３０は、線２９ａを介して入力
される信号から送電線１の事故が検出されたとき
はしや断器３１を開放させる。デジタル・リレー
３０は本発明の要旨ではないので、詳細な説明を
省略する。

第５図に示す回路の動作は、既に説明したこと
から明らかであるが、スイツチ回路２３がオンと
なり、線１６ａ或いは１６−１ａの信号のレンジ
が切換えられると、線１６ｂ或いは線１６ｂ−１
の信号“１”となる。従つて、デジタル・リレー
３０は、例えば線１６ｂの信号が“１”となつて
いるときは、線７ａの信号にスイツチ回路２３で
減衰させた相当分の係数を掛けて演算処理を実行
することができ、高精度の演算処理を実行するこ
とが可能となる。

なお、スイツチ回路のオン及びオフの制御によ
り、アナログ・デジタル変換回路に対する入力信
号のレベルを２段階に分けたが、スイツチ回路に
より多数のレベルを選択できるように変更するこ
とは容易である。また、スイツチ回路を機械的な
構成のもので示したが、これは電子的な回路で構
成されるのがよい。

以上のように本発明によれば、アナログ・デジ
タル変換器の入力信号をできるだけ変換誤差が小
さくなるようなレベルに予め変換するようにした
ので、装置の精度を高めることができ、また同一
の精度を得るのに少ないビツト数のアナログ・デ
ジタル変換回路を用いることができ、経済的な装
置を構成することができる。

また、フリツプフロツプと単安定回路の作用に
より、入力信号が一旦規定レベルを越えると、一
定期間入力信号のレベルを連続して低下させるか
ら、アナログ・デジタル変換回路に対する入力信
号が変動することがなく、演算処理過程でレベル
の切替つた条件の判断が不要となり、処理方法が
簡便化されるなどの効果がある。

【図面の簡単な説明】

第１図は従来の保護継電装置の要部を示すブロ
ツク図、第２図は本発明の一実施例を示す要部の
ブロツク図、第３図は第２図の一部を詳細に示す
ブロツク図、第４図は第３図の動作を示す波形
図、第５図は本発明の他の実施例を示すブロツク
図である。１……送電線、４，１０，２５……検出回路、
６，６−１……アナログ・デジタル変換回路、１
４……レベル検出回路、１５……ゲイン制御回
路。

Claims

【特許請求の範囲】

１電力系統から検出した電気量をデジタル信号
に変換し該デジタル信号を演算処理して前記電力
系統の事故を検出したときは保護動作をする保護
継電装置において、前記電気量のレベルが予め定
めたレベルより大きいとき信号を出力するレベル
検出回路と、前記レベル検出回路の出力信号を受
けたときは前記電気量のレベルを低減させるゲイ
ン制御回路とを具備し、前記レベル検出回路は前
記電気量をアナログ・デジタル変換回路の入力電
圧に対応して定めた比較電圧のレベルと比較する
比較器と該比較器の出力によりセツトされるフリ
ツプフロツプと該出力によりトリガされて一定期
間後に該フリツプフロツプをリセツトする単安定
回路とで構成し、前記ゲイン制御回路は前記レベ
ル検出回路より出力信号が供給されたときはオン
となるスイツチ回路と前記電気量のレベルを変換
して該スイツチ回路を介して出力するゲイン変換
回路とで構成したことを特徴とする保護継電装
置。