JPS58111529A - A/d変換器 - Google Patents
A/d変換器Info
- Publication number
- JPS58111529A JPS58111529A JP20920981A JP20920981A JPS58111529A JP S58111529 A JPS58111529 A JP S58111529A JP 20920981 A JP20920981 A JP 20920981A JP 20920981 A JP20920981 A JP 20920981A JP S58111529 A JPS58111529 A JP S58111529A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- sawtooth wave
- converter
- wave generator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ値をディジタル値に変換するための
A/D変換器に係シ、さらに詳しくはマイクロコンピュ
ータ制御装置のA/D変換器に好適な外部ノイズに強い
、ローコストな絶縁形アナログーパルス幅変換のA/D
変換器に関する。
A/D変換器に係シ、さらに詳しくはマイクロコンピュ
ータ制御装置のA/D変換器に好適な外部ノイズに強い
、ローコストな絶縁形アナログーパルス幅変換のA/D
変換器に関する。
従来からアナログ−パルス幅変換を用いたル■変換の方
法および装置は種々提案されている。しかし、この種の
A/D変換(至)をマイクロコンピュータ制御装置に応
用する場合、耐ノイズ性およびコストの点に問題がワシ
、その使用に際して十分なものではなかった。
法および装置は種々提案されている。しかし、この種の
A/D変換(至)をマイクロコンピュータ制御装置に応
用する場合、耐ノイズ性およびコストの点に問題がワシ
、その使用に際して十分なものではなかった。
本発明は、上述の事柄にもとづいてなされたもので、マ
イクロコンピュータ制御装置のA/ Dlf換器に好適
であシ、シかも多チヤンネル入力が可能なローコストな
絶縁形アナログーパルス幅変換のA/D変換器を提供す
ることを目的とするものである。
イクロコンピュータ制御装置のA/ Dlf換器に好適
であシ、シかも多チヤンネル入力が可能なローコストな
絶縁形アナログーパルス幅変換のA/D変換器を提供す
ることを目的とするものである。
本発明は上記の目的を達成するために、アナログ回路と
マイクロコンピュータ部との絶縁を、電気的絶縁半導体
素子で構成し、その絶縁個所をディジタル信号個所、す
なわち、のこぎり波発生器の外部制御信号と比較器の出
力パルス信号とを絶縁し、ホトカプラなどの絶縁素子の
特性を考慮した安価なのこぎυ波発生回路を提供すると
共に、多種類のアナログ入力信号をA/Di換するため
の安価な方策として、比較器を多数配置してその各々に
アナログ入力信号を接続しのこぎり波電圧と比較し、さ
らにその各々の出力パルスを電気的絶縁素子を介してマ
イクロコンピュータ制御装置に取込むようにしたもので
ある。これにより多種のアナログ信号をマイクロコンピ
ュータに取込むことが可能な耐ノイズに強く、安価なA
/DK換器を提供するものである。
マイクロコンピュータ部との絶縁を、電気的絶縁半導体
素子で構成し、その絶縁個所をディジタル信号個所、す
なわち、のこぎり波発生器の外部制御信号と比較器の出
力パルス信号とを絶縁し、ホトカプラなどの絶縁素子の
特性を考慮した安価なのこぎυ波発生回路を提供すると
共に、多種類のアナログ入力信号をA/Di換するため
の安価な方策として、比較器を多数配置してその各々に
アナログ入力信号を接続しのこぎり波電圧と比較し、さ
らにその各々の出力パルスを電気的絶縁素子を介してマ
イクロコンピュータ制御装置に取込むようにしたもので
ある。これにより多種のアナログ信号をマイクロコンピ
ュータに取込むことが可能な耐ノイズに強く、安価なA
/DK換器を提供するものである。
以下、本発明の実施例を図面によシ説明する。
第1図は、本発明の変換器の一例をマイクロコンピュー
タに適用した場合の構成を示す。図において、定電圧回
路1は抵抗3およびツェナーダイオード5からなる基準
電圧発生回路と、演算増幅器4および抵抗8.7よシな
る非反転増l1lI器とで構成している。この定電圧回
路1は電源電圧2および周囲温度の変動に対して変動し
ない一定電圧9を発生する。なお、図中6は電源グラン
ドを示す。また、演算増幅器4の+は非反転入力を、−
は反転入力を示す。電源電圧2および電源グランド6は
、演算増幅器4の動作電源を示す。
タに適用した場合の構成を示す。図において、定電圧回
路1は抵抗3およびツェナーダイオード5からなる基準
電圧発生回路と、演算増幅器4および抵抗8.7よシな
る非反転増l1lI器とで構成している。この定電圧回
路1は電源電圧2および周囲温度の変動に対して変動し
ない一定電圧9を発生する。なお、図中6は電源グラン
ドを示す。また、演算増幅器4の+は非反転入力を、−
は反転入力を示す。電源電圧2および電源グランド6は
、演算増幅器4の動作電源を示す。
のこぎυ波発生器10は、演算増幅器21、コンデンサ
11、抵抗12.13,14.15およびホトカブI)
17からなっている。こののこぎシ波発生器10はホト
カプラ17のホトトランジスタ18のON(コレクタ・
エミッタ関導通)、OFF (コレクタ・エミッタ間開
放)動作でツレぞれ積分および放電が行なわれる。この
積分速度は一定電圧9を積分するため一定である。した
がって、演算増幅器21の出力はのこぎシ波電圧16と
なる。ホトトランジスタ18はマイクロコンピュータ4
4の外部制御、信号20によシ制御される。外部制御信
号2G!、ホトカプラ17のホトダイオード19に加え
られ、光信号となってホトトランジスタ18を作動する
。
11、抵抗12.13,14.15およびホトカブI)
17からなっている。こののこぎシ波発生器10はホト
カプラ17のホトトランジスタ18のON(コレクタ・
エミッタ関導通)、OFF (コレクタ・エミッタ間開
放)動作でツレぞれ積分および放電が行なわれる。この
積分速度は一定電圧9を積分するため一定である。した
がって、演算増幅器21の出力はのこぎシ波電圧16と
なる。ホトトランジスタ18はマイクロコンピュータ4
4の外部制御、信号20によシ制御される。外部制御信
号2G!、ホトカプラ17のホトダイオード19に加え
られ、光信号となってホトトランジスタ18を作動する
。
このように、ホトカブ517はアナログ−パルス幅変換
回路とマイクロコンピュータ44とを電気的に絶縁して
いる。
回路とマイクロコンピュータ44とを電気的に絶縁して
いる。
また、抵抗15を可変抵抗にすれば、コンデンサ、抵抗
による積分速度の変動を、311m整することができる
。
による積分速度の変動を、311m整することができる
。
電圧比較回路はアナログ入力信号の数だけ接続されてい
る。この電圧比較回路はそれぞれ比較器23.27.3
1と、抵抗22.24.30とからなっている。抵抗2
2,24.30をそれぞれ比較器23.27.31に接
続することによシ第2図に示すヒステリシス特性を得る
ことができる。
る。この電圧比較回路はそれぞれ比較器23.27.3
1と、抵抗22.24.30とからなっている。抵抗2
2,24.30をそれぞれ比較器23.27.31に接
続することによシ第2図に示すヒステリシス特性を得る
ことができる。
このヒステリシス特性の幅はアナログ人力信号41(C
HI)では抵抗22とローパスフィルタ48の抵抗39
とによって決定される。他の入力信号42 (CH2)
、43 (CHn)に対しても同様に抵抗24.3’?
)とローパスフィルタ49゜5.0の抵抗39とによっ
て決定される。この電圧比較回路はア“ナログ入力信号
゛411.42.43とのこぎシ波電圧16とを比較し
、アナログ入力信号がのこぎシ波電圧よシ大きhならば
、比較器23.27,310出カトランジスタをOFF
し、逆の場合にはONするように動作する。そして、こ
れら出力信号26.29.33はそれぞれホトーhプ5
45.46.47によって、電気的に絶縁されたのち、
マイクロコンピュータ44に入力される。
HI)では抵抗22とローパスフィルタ48の抵抗39
とによって決定される。他の入力信号42 (CH2)
、43 (CHn)に対しても同様に抵抗24.3’?
)とローパスフィルタ49゜5.0の抵抗39とによっ
て決定される。この電圧比較回路はア“ナログ入力信号
゛411.42.43とのこぎシ波電圧16とを比較し
、アナログ入力信号がのこぎシ波電圧よシ大きhならば
、比較器23.27,310出カトランジスタをOFF
し、逆の場合にはONするように動作する。そして、こ
れら出力信号26.29.33はそれぞれホトーhプ5
45.46.47によって、電気的に絶縁されたのち、
マイクロコンピュータ44に入力される。
なお、ホトカブ?45,46.47のホトトランジスタ
18は、比較器23,27.31の出方トランジスタが
ONの場合に、ON(導通し、またOFFの場合にOF
F (開放)となる。なお抵抗25,28.32はそれ
ぞれホトダイオード19に規定の電流を流すために設け
られている。
18は、比較器23,27.31の出方トランジスタが
ONの場合に、ON(導通し、またOFFの場合にOF
F (開放)となる。なお抵抗25,28.32はそれ
ぞれホトダイオード19に規定の電流を流すために設け
られている。
前述したローパスフィルタ48,49.50は抵抗39
およびコンデンサ4oからなっている。
およびコンデンサ4oからなっている。
このローパスフィルタ48.49.50は、アナログ人
力信号41.42.43中に含まれるノイズ等による高
周波成分を除去する働きをする。また、ダイオード51
,52.53はアナログ人力信号と電源電圧2との間に
接続されている。これは比較器23,27.31に対す
るオーバ電圧を保護するためのものである。この場合の
アナログ入力域圧は、電源電圧2で制限される。
力信号41.42.43中に含まれるノイズ等による高
周波成分を除去する働きをする。また、ダイオード51
,52.53はアナログ人力信号と電源電圧2との間に
接続されている。これは比較器23,27.31に対す
るオーバ電圧を保護するためのものである。この場合の
アナログ入力域圧は、電源電圧2で制限される。
次に上述した本発明の変換器を備えたマイクロコンピュ
ータの全体の動作について説明する。
ータの全体の動作について説明する。
第3図はマイクロコンピュータによる操作手順の一例を
示す。また、その時の各部動作波形を第4図に示す。
示す。また、その時の各部動作波形を第4図に示す。
まず、A/DK換の指令および変換したいチャンネル番
号nが指定されると、第3図に示すプロゲラAが実行さ
れる。すなわち、この第・3図に示すプラグラムにおけ
るステップ1では外部制御信号20パルス幅を計測する
カウンタをクリアする。
号nが指定されると、第3図に示すプロゲラAが実行さ
れる。すなわち、この第・3図に示すプラグラムにおけ
るステップ1では外部制御信号20パルス幅を計測する
カウンタをクリアする。
ステップ2ではA/D変換開始のための外部制御信号を
ONに出力する。ステップ3では第4図に示す変換開始
から終了までの外部制御信号のパルス幅を計測するため
のカウンタを+1加算する。
ONに出力する。ステップ3では第4図に示す変換開始
から終了までの外部制御信号のパルス幅を計測するため
のカウンタを+1加算する。
ステップ4では指定のチャンネルn1すなわち、比較器
nの出力パルスの変化を測定し、出力パルスがONから
OFF’、すなわちA/D変換が終了した場合にはステ
ップ5へ、また、変化がない場合にはススツブ3へ戻る
。ステップ5では外部制御信号−OをOFFに出力する
。ステップ6ではカウンタのカウント値をチャンネルn
のディジタル値としてメモリに格納、する。ステップ7
は本操作手順を終了し他の操作手順へ移行するためのリ
ターン命令を実行する。
nの出力パルスの変化を測定し、出力パルスがONから
OFF’、すなわちA/D変換が終了した場合にはステ
ップ5へ、また、変化がない場合にはススツブ3へ戻る
。ステップ5では外部制御信号−OをOFFに出力する
。ステップ6ではカウンタのカウント値をチャンネルn
のディジタル値としてメモリに格納、する。ステップ7
は本操作手順を終了し他の操作手順へ移行するためのリ
ターン命令を実行する。
以上述べたように、ホトカプラ17をめこぎシ波発生器
10に組み込み、さらに、比較器23゜27.31の出
力とマイクロコンピュータ44の回路とをホトカプラ3
4,35.36で接続した簡単な回路構成で安価な高精
度の多チヤンネルA/D変換器を提供することができる
。さらに、比較器23,27.31にヒステリシスを持
たせてチャタリングを防止し、また、オーバ電圧保護の
ためのダイオード51,52,53、ノイズ除去のため
のローパスフィを夕4g、49.50を符加して、より
信頼性の高いA/D変換器を提供することができる。
10に組み込み、さらに、比較器23゜27.31の出
力とマイクロコンピュータ44の回路とをホトカプラ3
4,35.36で接続した簡単な回路構成で安価な高精
度の多チヤンネルA/D変換器を提供することができる
。さらに、比較器23,27.31にヒステリシスを持
たせてチャタリングを防止し、また、オーバ電圧保護の
ためのダイオード51,52,53、ノイズ除去のため
のローパスフィを夕4g、49.50を符加して、より
信頼性の高いA/D変換器を提供することができる。
以上述べた実施例ではディジタル変換部の対象として、
マイクロコンピュータとしたが、通常のディジタルIC
の組み合わせでも可能である。
マイクロコンピュータとしたが、通常のディジタルIC
の組み合わせでも可能である。
前述したのこぎり波発生器10の他の実施例を第5図に
示す。この図において、第1図と同符号のものは同一部
分である。こののこぎり波発生器10は演算増幅665
、抵抗60,61,64、コンデンサ63、ダイオード
62を備えて構成されている。ホトカプラ17はのこぎ
9波発生器10の積分及び放電動作を制御する。すなわ
ち、ホトカプラ17のホトトランジスタ18のC−1間
が導通の場合に積分動作を、またC−1間が開放の場合
に放電動作となる。
示す。この図において、第1図と同符号のものは同一部
分である。こののこぎり波発生器10は演算増幅665
、抵抗60,61,64、コンデンサ63、ダイオード
62を備えて構成されている。ホトカプラ17はのこぎ
9波発生器10の積分及び放電動作を制御する。すなわ
ち、ホトカプラ17のホトトランジスタ18のC−1間
が導通の場合に積分動作を、またC−1間が開放の場合
に放電動作となる。
また、のこぎり波発生器10の他の一例を第6図に示す
。のこぎり波発生器lOは演算増幅器77.80、抵抗
70,71,72,73,74゜75.78.79およ
びコンデンサ76を備えて構成されている。ホトカブ2
17はのこぎり波発生器lOの積分及び放電動作を制御
する。すなわち、ホトカプラ17のホトトランジスタ1
8のC−1間が導通の場合に放電動作を、またC−E関
が開放の場合に積分動作となる。
。のこぎり波発生器lOは演算増幅器77.80、抵抗
70,71,72,73,74゜75.78.79およ
びコンデンサ76を備えて構成されている。ホトカブ2
17はのこぎり波発生器lOの積分及び放電動作を制御
する。すなわち、ホトカプラ17のホトトランジスタ1
8のC−1間が導通の場合に放電動作を、またC−E関
が開放の場合に積分動作となる。
次に、マイクロコンピュータによる操作手順の他の実施
例を第7図によ)説明する。
例を第7図によ)説明する。
第7図に示す操作手順は第3図に示す操作手順のステッ
プ3とステップ4との間に、ステップ3゜5を加えたも
のであシ、このステップ3.5はA/D変換持関をチェ
ックするためのものである。
プ3とステップ4との間に、ステップ3゜5を加えたも
のであシ、このステップ3.5はA/D変換持関をチェ
ックするためのものである。
これは、カウンタの値CとCM(アナログ入力信号の最
高値のカウント値)とを比較することで可能となる。そ
の結果、C=C舅であるならば、ステップ5へ、そうで
ないならばステップ4を実行する。
高値のカウント値)とを比較することで可能となる。そ
の結果、C=C舅であるならば、ステップ5へ、そうで
ないならばステップ4を実行する。
次に、マイクロコンピュータによる操作手順のさらに他
の実施例を第8図によシ説明する。
の実施例を第8図によシ説明する。
第8図は、タイマ割込み処理にてA/D変換を実行する
手順を示す。まず、ステップ1では、A/D変換中かど
うかを変換実行中FLAGで判定する。変換実行中であ
れば、ステップ10へ、また、変換終了であれば、ステ
ップ2を実行する。ステップ2ではA/D変換実行中の
FLAGをセットする。ステップ3ではカウンタをクリ
アする。ステップ4ではA/D変換開始のための外部制
御信号20をONに出力する。ステップ5では第4図に
示す変換開始から終了までの外部制御信号20のパルス
幅を計測するためのカウンタを+1加算する。ステップ
6では指定のチャンネルn1すなわち、比較器nの出力
パルスの変化を測定し、出力パルスがONからOFF、
すなわち、A/D変換が終了した場合にはステップ7へ
、また、変化がない場合にはステップ5へ戻る。ステッ
プ7では外部制御信号20をOFFに出力する。ステッ
プ8ではカウンタのカウント値をチャンネルnのディジ
タル値としてメモリに格納する。ステップ9ではA/D
変換が終了したので、変換実行中FLAGをリセットす
る。ステップ10ではA/D変換時間をオーバしている
ので、カウンタの値をCM(アナログ入力信号の最高値
のカウント値)にセットする。ステップ11は本操作手
順を終了し他の操作手順へ移行するためのリターン命令
を実行する。
手順を示す。まず、ステップ1では、A/D変換中かど
うかを変換実行中FLAGで判定する。変換実行中であ
れば、ステップ10へ、また、変換終了であれば、ステ
ップ2を実行する。ステップ2ではA/D変換実行中の
FLAGをセットする。ステップ3ではカウンタをクリ
アする。ステップ4ではA/D変換開始のための外部制
御信号20をONに出力する。ステップ5では第4図に
示す変換開始から終了までの外部制御信号20のパルス
幅を計測するためのカウンタを+1加算する。ステップ
6では指定のチャンネルn1すなわち、比較器nの出力
パルスの変化を測定し、出力パルスがONからOFF、
すなわち、A/D変換が終了した場合にはステップ7へ
、また、変化がない場合にはステップ5へ戻る。ステッ
プ7では外部制御信号20をOFFに出力する。ステッ
プ8ではカウンタのカウント値をチャンネルnのディジ
タル値としてメモリに格納する。ステップ9ではA/D
変換が終了したので、変換実行中FLAGをリセットす
る。ステップ10ではA/D変換時間をオーバしている
ので、カウンタの値をCM(アナログ入力信号の最高値
のカウント値)にセットする。ステップ11は本操作手
順を終了し他の操作手順へ移行するためのリターン命令
を実行する。
以上説明した本発明の実施例によれば、第1にアナログ
−パルス幅変換のA/D変換器におけるのこぎり波発生
器lOの積分および放電を制御する外部制御信号20と
、比較器21の出力パルス信号16のディジタル変換部
との信号伝達にホトカプラ17等の一次側と2次側が電
気的に絶縁した半導体素子で行なうことによシアナログ
部とディジタル変換部とが電気的に絶縁できるので外部
から進入するノイズによるv4IIIh作をなくす効果
がある。
−パルス幅変換のA/D変換器におけるのこぎり波発生
器lOの積分および放電を制御する外部制御信号20と
、比較器21の出力パルス信号16のディジタル変換部
との信号伝達にホトカプラ17等の一次側と2次側が電
気的に絶縁した半導体素子で行なうことによシアナログ
部とディジタル変換部とが電気的に絶縁できるので外部
から進入するノイズによるv4IIIh作をなくす効果
がある。
第2に、のこぎ多波発生器10の回路へホトカプラ17
を組み込むことによ多回路構成を簡単にすることができ
るので、安価なA/D変換器を提供できる。
を組み込むことによ多回路構成を簡単にすることができ
るので、安価なA/D変換器を提供できる。
第3に、比較器23,27.30を多数配置して、その
各々にアナログ信号を、接続しのこぎシ波電圧16と比
較する。セしてζその各々の出力パルス26,29.3
3をホトカブ゛う45,46゜47等倉介してディジタ
ル弯換部に取シ込む簡単な回路構成で安価な多信号人力
A/D変換器が可能となる。
各々にアナログ信号を、接続しのこぎシ波電圧16と比
較する。セしてζその各々の出力パルス26,29.3
3をホトカブ゛う45,46゜47等倉介してディジタ
ル弯換部に取シ込む簡単な回路構成で安価な多信号人力
A/D変換器が可能となる。
第4に、比較器23.27.30にヒステリシスを持た
せてチャタリングの防止、また、ダイオード51* 5
2,33をアナログ入力2インに挿 。
せてチャタリングの防止、また、ダイオード51* 5
2,33をアナログ入力2インに挿 。
入してオーバ電圧(で対する回路保護、さらに、アナロ
グ入力ラインにローパスフィルタ48.49゜50を符
加して外部ノイズ除去等を行なうことができる。
グ入力ラインにローパスフィルタ48.49゜50を符
加して外部ノイズ除去等を行なうことができる。
以上詳述したように、本発明によれば、マイクロコンピ
ュータ制御装置のA/D変換器に好適でアシ、シかも多
チヤンネル入力が可能なローコストな絶縁形アナログー
パルス幅変換のA/D変換器を提供することができるも
のである。
ュータ制御装置のA/D変換器に好適でアシ、シかも多
チヤンネル入力が可能なローコストな絶縁形アナログー
パルス幅変換のA/D変換器を提供することができるも
のである。
第1図は本発明の変換器の一実施例をマイクロコンピュ
ータに適用した場合の回路構成図、第2図は本発明を構
成する比較器のヒステリシス特性図、第3図はマイクロ
コンピュータによるA/D変換の操作手順の一例を示す
70−チャート、第4図はその動作時の各部波形を示す
図、第5図は本発明を構成するホトカプラを組み込んだ
のこぎり波発生器の一実施例を示す回路構成図、第6図
は本発明を構成するホトカプラを組み込んだのこぎり波
発生器の他の実施例を示す回路構成図、第7図はマイク
ロコンピュータによるA/D変換の操作手順の他の例を
示すフローチャート、第8図はマイクロコンピュータに
よるA/D変換の操作手順のさらに他の例を示すフロー
チャートである。 l・・・定電圧回路、10・・・のこぎシ波発生器、1
7・・・ホトカプラ、21−・・演算増幅器、23,2
7゜31・・・比較器、41.42.43・・・アナロ
グ入力4号、44・・・マイクロコンビエータ、45.
46゜47・・・ホトカプラ、48,49.50・・・
ローノ(スフイルタ。 −1( ′fJ 1 口 ! ’9f)2 日 YJ J 目 ′VJ 4 口 ¥J Z 口
ータに適用した場合の回路構成図、第2図は本発明を構
成する比較器のヒステリシス特性図、第3図はマイクロ
コンピュータによるA/D変換の操作手順の一例を示す
70−チャート、第4図はその動作時の各部波形を示す
図、第5図は本発明を構成するホトカプラを組み込んだ
のこぎり波発生器の一実施例を示す回路構成図、第6図
は本発明を構成するホトカプラを組み込んだのこぎり波
発生器の他の実施例を示す回路構成図、第7図はマイク
ロコンピュータによるA/D変換の操作手順の他の例を
示すフローチャート、第8図はマイクロコンピュータに
よるA/D変換の操作手順のさらに他の例を示すフロー
チャートである。 l・・・定電圧回路、10・・・のこぎシ波発生器、1
7・・・ホトカプラ、21−・・演算増幅器、23,2
7゜31・・・比較器、41.42.43・・・アナロ
グ入力4号、44・・・マイクロコンビエータ、45.
46゜47・・・ホトカプラ、48,49.50・・・
ローノ(スフイルタ。 −1( ′fJ 1 口 ! ’9f)2 日 YJ J 目 ′VJ 4 口 ¥J Z 口
Claims (1)
- 【特許請求の範囲】 1、定電圧回路と、外部制御信号で同定電圧を入力とす
る積分および放電動作を行なうのこぎり波発生器と、こ
の発生器からののこぎり波電圧とアナログ入力信号とを
比較するだめの比較器と、この比較器の出力パルスの測
定、外部制御信号の発生、さらに変換後のパルス幅を計
測しディジタル値に変換するためのディジタル変換部と
で構成するアナログ−パルス幅変換のA/D変換器にお
いて、前記のこぎシ波発生器の積分および放電動作部に
、−次側と2次側とを電気的に絶縁する半導体素子を組
み入れ、この素子の一次側を外部制御信号で駆動して、
のこぎシ波発生器の積分および放電を制御するとともに
、前記比較器の出力側も同様の素子を介してディジタル
変換部と接続したことを特徴とす゛ るA/D変換器・ 2、のこぎ〉波発生器は、演算増幅器を備え、この演算
増幅器の正入力端子には定電圧回路の定′亀圧を抵抗分
割した電圧を印加し、負入力端子には、同定電圧を第1
の抵抗を介して接続すると共に、第2の抵抗を接続し、
演算増幅器の出力側をホトダイオードおよびホトトラン
ジスタからなる電気的絶縁半導体素子におけるホトトラ
ンジスタに接続し、前記演算増幅器の負入力と出力との
間にコンデンサを接続し、ディジタル変換部の外部制御
信号を電気的絶縁半導体素子のホトダイオードに接続し
たことを特徴とする特許請求の範囲@1項記載のA/D
変換器。 3、のこぎり波発生器からののこぎり波電圧とアナログ
入力信号とを比較する比較器およびその出力パルスをデ
ィジタル変換部へ接続するための電気的絶縁素子を多数
配列し、多種類のアナログ信号をA/D変換することを
特徴とする特許請求の範囲5g1項または第2項記載の
ル■変換器。 4、比較器はヒステリシス特性を有していることを特徴
とする特許請求の範囲第1項〜第3項のいずれかに記載
OA/D変換器。 5.比較器のアナログ信号入力端子と演算増幅器の電源
又は、定電圧回路の定電圧間にダイオードを挿入し、オ
ーバ入力電圧補償をしたことを特徴とする特許請求の範
囲第1項〜第4項のいずれかに記載のA/D変換器。 6、ディジタル変換部において、外部制御信号を出力後
、のこぎり波発生器の出力電圧の立上シまでの遅嬌時間
に相当するディジタル童をアナログ信号変換後のディジ
タル値から減算することを特徴とする特許請求の範囲第
1項〜第5項のいずれかに記載のA/D変換器。 7、のこぎシ波発生器の第2の抵抗を可変抵抗にして積
分時間を調節したことを特徴とする特許請求の範囲第2
項記載のA/D変換器。 8、比較器の出力パルスの変化から、A/D変換終了を
検出し、のこぎシ波発生器を放電するように、外部制御
信号を出力する゛ことを特徴とする特許請求の範囲第1
項または第2項記載のA/D変換器。 9、A/D変換開始から終了までの変換時間を検出する
変換時間検出部を設けて、制限時間を越えた場合には変
換後のディジタル値をアナログ入力信号の最高値の値に
設定するとともに、のこぎ9波発生器を放電する外部制
御信号を出力することを特徴とする特許請求の範囲第1
項または第2項記載OA/D変換器。 10、アナログ入力信号をローパスフィルタを通したの
ち、比較器に入力したことを特徴とする特許請求の範囲
第1項または第2項記載のルΦ変換器。 11、ディジタル変換部にマイクロコンピュータを用い
、タイマ割込み処理にてA/D変換を開始し、次の割込
みに入った時に、A/D変換が終了したかどへかを判定
し、A/D変換が終了していない場合には、変換後のデ
ィジタル壱値をアナログ入力信号の最高値に設定すると
ともに、のこぎυ波発生器を放電する外部制御信号を出
力することを特徴とする特許請求の範囲第1項または第
2項記載のA/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20920981A JPS58111529A (ja) | 1981-12-25 | 1981-12-25 | A/d変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20920981A JPS58111529A (ja) | 1981-12-25 | 1981-12-25 | A/d変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58111529A true JPS58111529A (ja) | 1983-07-02 |
Family
ID=16569157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20920981A Pending JPS58111529A (ja) | 1981-12-25 | 1981-12-25 | A/d変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58111529A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02216915A (ja) * | 1989-02-16 | 1990-08-29 | Yokogawa Electric Corp | 多点測定装置 |
KR20190022864A (ko) * | 2016-11-18 | 2019-03-06 | 그리 일렉트릭 어플라이언시즈, 인코포레이티드 오브 주하이 | 클록 보상 회로, 클록 회로 및 마이크로컨트롤러 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
JPS53126239A (en) * | 1977-04-11 | 1978-11-04 | Yokogawa Hokushin Electric Corp | Arithmetic unit for analog signal |
JPS55110428A (en) * | 1979-02-16 | 1980-08-25 | Mitsubishi Electric Corp | Analog signal input unit |
-
1981
- 1981-12-25 JP JP20920981A patent/JPS58111529A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5332651A (en) * | 1976-09-07 | 1978-03-28 | Yokogawa Hokushin Electric Corp | Analog operation unit |
JPS53126239A (en) * | 1977-04-11 | 1978-11-04 | Yokogawa Hokushin Electric Corp | Arithmetic unit for analog signal |
JPS55110428A (en) * | 1979-02-16 | 1980-08-25 | Mitsubishi Electric Corp | Analog signal input unit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02216915A (ja) * | 1989-02-16 | 1990-08-29 | Yokogawa Electric Corp | 多点測定装置 |
KR20190022864A (ko) * | 2016-11-18 | 2019-03-06 | 그리 일렉트릭 어플라이언시즈, 인코포레이티드 오브 주하이 | 클록 보상 회로, 클록 회로 및 마이크로컨트롤러 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4967138A (en) | Switched-mode regulator with inductor current simulation circuit | |
CN101714772A (zh) | 充电装置 | |
CN209637932U (zh) | 用于控制点火线圈的点火器电路和点火系统 | |
JPS58111529A (ja) | A/d変換器 | |
CA2743673A1 (en) | Power generating system | |
CN214122426U (zh) | 一种三相交流电源的采样电路 | |
CN211263593U (zh) | 一种负载电流采样及调理电路 | |
SU1198496A1 (ru) | Ключевой регул тор напр жени посто нного тока | |
CN111049594B (zh) | 噪声吸收电路、测试方法及电表 | |
SU978263A1 (ru) | Устройство дл токовой защиты преобразовател | |
SU744516A1 (ru) | Вторичный источник питани | |
SU409648A1 (ru) | Преобразователь параметров сложных электрических цепей в интервалы времени | |
JPH0134439Y2 (ja) | ||
SU1198694A1 (ru) | "ctaбилизиpobahhый иctoчhиk пиtahия" | |
JPS6217450B2 (ja) | ||
SU951592A1 (ru) | Стабилизированный понижающий преобразователь посто нного напр жени | |
JPH0223062Y2 (ja) | ||
SU766008A1 (ru) | Аналого-частотный преобразователь | |
JPS56168238A (en) | Fault detecting circuit of solid state ac output circuit | |
SU1670760A1 (ru) | Преобразователь напр жени | |
JPS6315815B2 (ja) | ||
SU1117770A1 (ru) | Устройство дл защиты полупроводникового инвертора | |
SU1285560A1 (ru) | Усилитель с гальванической разв зкой | |
SU1647807A1 (ru) | Преобразователь напр жени | |
SU1203705A1 (ru) | Преобразователь сопротивлени в частоту импульсов |