JPS62171758A - パルス荷電方式電気集じん装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は電荷を電気集じん装置（以下ＥＳＰと略す）内
の抵抗で自己消費させる自己放電形パルス電６ｉｒ方式
ＥＳＰに関する。

［従来の技術］ 第５図はパルス高電圧を通常の直流高電圧発生装置に重
畳する方式の従来例を示す図であり、例えば直流高電圧
発生装置１によりパルス形成コンデンサ２に電荷を蓄え
、適当なタイミングにより高速スイッチング索子３（本
図ではロータリスバ圧を供給すると同時に、ＥＳＰＴ内
に過大な電流を流さないように急峻に電荷を取り除いて
やるための波形整形抵抗４の作用により、通常のベース
電圧にｆｆ１ｆして第７図の（Ａ）に示すように立上り
が急でかつ立下りの急なパルス状の高電圧を得ることが
出来る。ここにベース電圧は別の直流高電圧発生装置８
により供給される。しかしこの場合直流高電圧発生装置
１および８が２台必要なこと、及びコンデンサ２および
６が２台必要でかつ波形整形抵抗も必要なことから電源
コストが非常に高くなるという欠点をａしている。

一方、第５図の結合コンデサ６．ベースの直流高電圧発
生装置８及び波形整形抵抗４を省略し、第６図に示すよ
うにパルス発生装置５をＥＳＰ７に直結し、ＥＳＰ７の
静電容Ｗ　ＣＥ　Ｐに蓄えられた電荷をＥＳＰＴ内の抵
抗ＲεＰ　（コロナ放電による抵抗能）にて自己消費す
る経済的な自己放電形パルス荷電方式ＥＳＰも考えられ
、この場合第７図（Ｂ）のようなパルス状の高電圧を得
ることが出来るが、この場合、減衰開始電圧ｖＤより次
に電荷を供給されパルス状のピーク電圧を得る迄の間コ
ロナ放電等により電圧が減衰してゆき、最低値ｖＢ迄減
衰する。このｖＢを以下残留電圧とする。

［発明が解決しようとする問題点］ 前記の如く経済的なパルス荷電方式である自己放電パル
ス荷電方式のＥＳＰにおいては、下記の問題点がある。

（１）　　自己放電形パルスの電源のため、性能を上げ
るため、ピーク電圧を上げようとすると一義的に減衰開
始電圧ｖＤも上昇し、このためＥＳＰ内を流れる電流も
増大するため高抵抗ダストでは逆電離を生じる。特に減
衰開始電圧付近で大きな電流が流れ逆電離のクリティ力
な条件となる。

へ （２）　　また電圧は残留電圧付近では減衰によって低
くなり、この残留電圧を上げるために、パルス頻度を上
げるか、あるいはまた減衰開始電圧を上げようとすると
前記（１）の場合と同様電流の増大により逆電離を生じ
る。

本発明は上記従来の問題点を解消し得るパルス荷電方式
ＥＳＰを提供することを目的とする。

［問題点を解決するための手段］ 本発明による自己放電形パルス荷電方式ＥＳＰは、ＥＳ
Ｐ本体に並列に波形整形コンデンサを設置し、かつその
コンデンサとＥＳＰ本体のスイッチングをＥＳＰでの自
己放電時間中に行なうことにより、減衰時の電圧波形を
平準化することにより逆電離を抑制するようになされて
いる。

［作用コ パルスＷ　’ＩＲ方式ＥＳＰにおいては、パルス形成コ
ンデンサより高速スイッチング素子のＯＮ。

ＯＦＦにより急峻なパルス電圧を受けた後、ＥＳＰは減
衰開始電圧のレベルにあるが、この電圧レベルは高いた
めＥＳＰの電流電圧特性が非線形（電圧に対し指数関数
的に電流が流れる）であることからこの電圧付近で高電
流が流れ、ダストの電気抵抗が高い場合にはＥＳＰの逆
電離現象を生じ、性能が低下してしまう。これに対して
本発明によれば、パルス形成コンデンサＣｐよりＥＳＰ
にスイッチングした後、タイミングをずらしてＪ［２列
に配した波形整形コンデンサにスイッチングすることに
より、一度ＥＳＰの静電容量　ＣＥ　Ｐに蓄えられた電
荷を並列の波形整形コンデンサに落し込んで電圧を平準
化し、以降緩やかにＥＳＰのコロナ抵抗ＲεＰにてＣＰ
　＋ｃεＰに蓄えられた電荷を消費させ、急峻な電圧の
立上り後の電流の急増を抑制し高抵抗ダストの逆電離を
抑制する。

また次にパルス形成コンデンサから再びＥＳＰにスイッ
チングする前に波形整形コンデンサとＥＳＰを接離する
ことにより、高いパルス電圧をＥＳＰに印加するパルス
荷電本来の特性を損なわないようにする。

［実施例］ 第１図は本発明の一実施例の構成を示す図で、１は直流
高電圧発生装置、２はパルス形成用コンデンサ、７はＥ
ＳＰ、９はスイッチング素子例えばロータリスパークギ
ャップ、１０は波形整形コンデンサＣｔである。

第１図において、直流高電圧発生装置１によりパルス成
形コンデンサ２に充電された電荷はロータリスパークギ
ャップ９によりＥＳＰ７と導通時にパルス形成コンデン
サＣＰとＥＳＰ７のもつ静電容Ｑ　ＣＥ　ｐの間でＬＣ
共振を起しＥＳＰ７にパなった時にロークリスパークギ
ャップ９が切れ、以降ＥＳＰ７の電圧はコロナ抵抗等に
より電流を流しつつ電圧を下げていくが、本発明ではロ
ータリスパークギャップ９が切れｖＤから少し減衰して
時点で今度はＥＳＰ７と並列に設置されたコンデンサＣ
ｔｌＯとＥＳＰ７の間でスイッチングすることにより、
ＥＳＰ７の電圧を急峻に下げ、ＥＳＰＴ内で高い直流高
電圧の印加による大電流を抑制する。

以降ＥＳＰ７は緩やかにＥＳＰＴ内でコロナ電流を流し
つつ電圧を下げてゆくが、今度は反対にＥＳＰ７の電圧
が、並列のコンデンサＣｔｌＯより下がりすぎるとロー
タリスパークギャップ９が働き、並列コンデンサＣｔｌ
ＯによりＥＳＰ７へ電荷を供給し、ＥＳＰ７の電圧を上
げ、またコンデンサは電圧を下げ、以降緩やかに同じ動
作を繰り返しつつ緩やかに電圧を低下させつつＥＳＰＴ
内に蓄えられた電荷を消費する。

そしてロータリスパークギャップ９が並列のコンデンサ
ＣｔｌＯとＯＦＦになった状態で再びパルス形成コンデ
ンサＣＰ２とＥＳＰ７の間でスイッチングすることによ
りＥＳＰ７に高いパルス状の高電圧を印加する。

なお、この時ＥＳＰ７と並列のコンデンサＣｔ１０がＯ
Ｎのままスイッチングするとパルス形成コンデンサＣＰ
２に対するＥＳＰＴ側の静電容量かＣＤ　ｐ　＋Ｃｔの
和となって大きくなるため、所定のパルス高電圧をＥＳ
Ｐ７へ供給出来なくなるため、ＥＳＰ７と並列のコンデ
ンサｃｔｉｏをＯＦＦにしておくことが必要となる。

また第２図は第１図のロークリスパークギャップ９の代
わりに高速スイッチング索子１１及び１２を用いた例で
あり、パルス形成コンデンサ２とＥＳＰ７のスイッチン
グ時（素子１１のスイッチＯＮの時）、素子１２のスイ
ッチをＯＦＦとしておき、素子１１のスイッチがＯＦＦ
の時に索子１２のスイッチをＯＮとすることにより（第
３図参照）、上記ロータリスパークギャップ９を用いた
方式と同様、高いパルス電圧を維持しつつ減衰開始電圧
付近での電流の増加を抑制し、逆電離を抑制する。

［発明の効果］ 本発明によれば、経済的なパルス荷電の手段である自己
放電形パルス荷電方式ＥＰの電圧波形の改善、すなわち
減衰開始電圧付近の保持時間を短＜ＬＥＳＰの電圧波形
を平準化することによりＥＳＰを流れる電流の急激な増
大を防ぎ高抵抗ダストに対する逆電離現象を抑制し集じ
ん性を高めることができる等の優れた効果が奏せられる
。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の各実施例の構成
を示す図、第３図は第２図における高速スイッチング素
子１１．１２のＯＮ、ＯＦＦ動作の説明図、第４図（Ａ
）は従来の自己放電形パルス荷電のＥＳＰの電圧を示し
、また図（Ｃ）は本発明による電圧の波形を、また同図
（Ｂ）は本発明における波形整形コンデンサの電圧波形
を示す図、第５図〜第７図（Ａ）（Ｂ）はそれぞれ従来
ンデサ、７・・・ＥＳＰ、９・・・ロータリスパークギ
ャップ、１０・・・波形整形コンデンサ、１１．１２・
・・高速スイッチング素子。 出願人復代理人　弁理士　鈴江武彦 第１図　　　− 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 直流電圧発生装置により電荷をパルス形成コンデンサに
   蓄え、スイッチング素子により蓄えられた電荷を電気集
   じん装置に供給するパルス電荷方式電気集じん装置にお
   いて、上記電気集じん装置と並列に上記スイッチング素
   子を介して波形整形コンデンサを接続してなることを特
   徴とするパルス電荷方式電気集じん装置。