JPS62168217A - Electronic typewriter - Google Patents

Electronic typewriter

Info

Publication number
JPS62168217A
JPS62168217A JP61284855A JP28485586A JPS62168217A JP S62168217 A JPS62168217 A JP S62168217A JP 61284855 A JP61284855 A JP 61284855A JP 28485586 A JP28485586 A JP 28485586A JP S62168217 A JPS62168217 A JP S62168217A
Authority
JP
Japan
Prior art keywords
data
address
display
memory
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61284855A
Other languages
Japanese (ja)
Inventor
Shintaro Abe
新太郎 阿部
Tomoyuki Haganuma
芳賀沼 友行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61284855A priority Critical patent/JPS62168217A/en
Publication of JPS62168217A publication Critical patent/JPS62168217A/en
Pending legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Document Processing Apparatus (AREA)

Abstract

PURPOSE:To secure the correspondence between the display position of a display device and the print position of a printer by detecting a specific function code and displaying it on a display device. CONSTITUTION:A data deciding control logic circuit 312 reads data out of a memory 40 storing data via the key input, etc. and controls the display of a display device. If the data read into a circuit 3 show the specific function codes for carriage return, line feed, half line feed, half reverse line feed and margin release respectively, these data are displayed on a display device and at the same time an address pointer 308 is not stepped. The following data equivalent to a single character is prevented by a gate G12 since the signal J received from a gate G11 is equal to '0' by the discordance output of a comparator 321 because the pointer 308 is not stepped. Thus said data is not fetched by a display buffer 306 nor displayed on the display device.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子タイプライタに係り、詳しくはハーフラ
インフィード、ハーフIJ−パースラインフィード、マ
ージンリリース等の特定の入力データが入力されたこと
を表示しうる電子タイプライタに関するものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to an electronic typewriter, and more particularly, an electronic typewriter that displays that specific input data such as half line feed, half IJ-purse line feed, and margin release has been input. This article concerns an electronic typewriter.

〔従来技術〕[Prior art]

従来、タイプライタとしてミスインプットの迅速な回復
、編集の柔軟性を目的とした高性能文書編集機能を備え
た高級電子タイプライタ装置がある。通常、この種の電
子タイプライタにはCRT等のディスプレイ装置が具備
されており、オペレータはその表示面を見ながら文書の
修正、編集を行っている。
BACKGROUND ART Conventionally, there are high-end electronic typewriter devices that are equipped with high-performance document editing functions for the purpose of quick recovery from input errors and flexibility in editing. Usually, this type of electronic typewriter is equipped with a display device such as a CRT, and an operator corrects or edits a document while looking at the display screen.

しかし、従来の電子タイプライタにおいては、バックス
ペース、ハーフラインフィード、ハーフリバースライン
フィード、マージンリリース等のデータは、表示面上で
は次のデータに覆われて表示されず、不都合な面があっ
た。
However, in conventional electronic typewriters, data such as backspace, half line feed, half reverse line feed, margin release, etc. are not displayed on the display screen because they are covered by the following data, which is inconvenient. .

〔目 的〕〔the purpose〕

本発明の目的は、ハーフラインフィード、ハーフリバー
スラインフィード、マージンリリース等の特定の入力デ
ータが入力された場合、この特定の入力データが入力さ
れたことをディスプレイ装置に表示しうると\もに、デ
ィスプレイ装置上の表示とプリンタの印字位置とをより
対応させて表示しうる電子タイプライタを提供すること
にある。
It is an object of the present invention to make it possible to display, when specific input data such as half line feed, half reverse line feed, margin release, etc., is input on a display device. Another object of the present invention is to provide an electronic typewriter that can display the display on a display device and the printing position of the printer in a more corresponding manner.

〔構 成〕〔composition〕

以下、図面を参照して本発明の内容を詳述することにす
る。
Hereinafter, the content of the present invention will be explained in detail with reference to the drawings.

第1図は本発明で対象とする電子タイプライタのシステ
ム全体の概略を示すブロック図である。
FIG. 1 is a block diagram schematically showing the entire system of an electronic typewriter to which the present invention is applied.

図において、10は文字・数字キー、ファンクションキ
ー等が配列されているキーボードであり。
In the figure, 10 is a keyboard on which character/numeric keys, function keys, etc. are arranged.

該キーボードからのキー人力情報はキーボード・インタ
ーフェイス及びバッファ部20を通してコントロール部
30に取り込まれる。コントロール部30は上記キー入
力情報(コード)を解読し、それがファンクションコー
ドであれば、それに対応する制御を行い、データコード
である場合は当該データコードをメモリ40に書き込む
。メモリ40は例えばプリント1頁分の記憶容量を有し
ている。勿論、これは単なる一例であり、メモリ40の
容量はプリント数行分であってもよい。このキー人力動
作と並行して、コントロール部30はメモリ40からデ
ータを読出し、これをCRT +w動及びインターフェ
イス部50を通してディスプレイ装置60に与え、表示
を行う。又、コントロール部30はメモリ40から読み
出さ九るデータの種類、及びディスプレイ装置60のデ
ータ表示位置を監視しており、読出しデータとしてキャ
リッジ・リターン(CR)、ラインフィード(LF)等
のコードを検出したり、又、データ表示位置がライトハ
ンドマージン(RHM)に入ったりすると、当該1行分
のデータをプリンタ・インターフェイス部70を通して
プリンタ80に出力し、同時にプリント開始信号を発し
、自動的に1行分のデータの印字を行う。メモリ4oは
フロッピディスク・インターフェイス90を通してフロ
ッピディスク装置100に接続されており、その記憶容
量で決まる例えば数行〜1頁分の作表が終了すると、メ
モリ40の内容がフロッピディスク装置100に転送さ
れ、又、該フロッピディスク100に格納されたファイ
ルは必要に応じてメモリ40に呼び出される。なお、太
線はデータ線、細線はコントロール線を示す。
Key input information from the keyboard is taken into the control section 30 through the keyboard interface and buffer section 20. The control unit 30 decodes the key input information (code), and if it is a function code, performs the corresponding control, and if it is a data code, writes the data code in the memory 40. The memory 40 has a storage capacity for one page of prints, for example. Of course, this is just an example, and the capacity of the memory 40 may be sufficient for several lines to be printed. In parallel with this manual key operation, the control section 30 reads data from the memory 40 and supplies it to the display device 60 through the CRT+W and interface section 50 for display. The control unit 30 also monitors the type of data read out from the memory 40 and the data display position on the display device 60, and detects codes such as carriage return (CR) and line feed (LF) as read data. or when the data display position enters the right hand margin (RHM), the data for that one line is output to the printer 80 through the printer interface section 70, and at the same time a print start signal is issued, and the Prints a line of data. The memory 4o is connected to the floppy disk device 100 through a floppy disk interface 90, and when tabulation of, for example, several lines to one page, which is determined by its storage capacity, is completed, the contents of the memory 40 are transferred to the floppy disk device 100. Also, the files stored on the floppy disk 100 are recalled to the memory 40 as needed. Note that thick lines indicate data lines, and thin lines indicate control lines.

第2図はコントロール部30の詳細を示したものである
。以下、初めに本発明の一実施例として1行ディスプレ
イ装置付電子タイプライタの基本的動作を詳述し、次に
本発明の特徴的動作を説明する。
FIG. 2 shows details of the control section 30. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In the following, the basic operation of an electronic typewriter with a one-line display device will be described in detail as an embodiment of the present invention, and then the characteristic operation of the present invention will be explained.

第2図において、40は第1図で説明した数行もしくは
1頁分程度の記憶容量を有するメモリで、斜線の部分に
データが入っていることを示している。メモリ40に印
されたH点はディスプレイ装置60に表示する行の先頭
データが格納されているメモリアドレス、P点は次のキ
ー人力データが格納されるメモリアドレス、Q点はエン
ドコードあるいはフロッピディスク等から呼び出された
データ群の先頭データが格納されているメモリアドレス
をそれぞれ示している。301はメモリ4゜の2点アド
レスを示すアドレスレジスタ、302はQ点アドレスを
示すアドレスレジスタ、303はH点アドレスを示すア
ドレスレジスタ、304はデータ転送時のワーキング用
アドレスレジスタである。305はプリンタ80に出力
する1行分のデータを格納するプリントバッファ、30
6はディスプレイ装置60で表示される1行分のデータ
を格納するディスプレイバッファである。307はレフ
ト及びライトハンドマージン位置、タブのセット位置、
ホットゾーン、点滅データの表示位置(こ\では不使用
)、カーソル位置、マージンマスク位置、ラインテール
位置等を指定するフォーマットレジスタ群で、各レジス
タのビット位置はディスプレイバッファ306のキャラ
クタ位置に1対1に対応している。このフォーマットレ
ジスタ群307において、上記各位置は対応するビット
を論理1′1”にすることで指定する。308はディス
プレイバッファ306及びフォーマットレジスタ群30
7のワーキングアドレスを示すアドレスポインタである
In FIG. 2, reference numeral 40 denotes a memory having a storage capacity of several lines or one page as explained in FIG. 1, and the diagonally shaded area indicates data. The H point marked on the memory 40 is the memory address where the first data of the line to be displayed on the display device 60 is stored, the P point is the memory address where the next key manual data is stored, and the Q point is the end code or floppy disk. The memory addresses where the first data of the data group called from etc. are stored are shown. Reference numeral 301 designates an address register indicating a two-point address in the memory 4°, reference numeral 302 an address register indicating a Q-point address, reference numeral 303 an address register indicating an H-point address, and reference numeral 304 a working address register during data transfer. 305 is a print buffer that stores one line of data to be output to the printer 80;
A display buffer 6 stores one line of data displayed on the display device 60. 307 is the left and right hand margin position, tab set position,
A group of format registers that specify the hot zone, blinking data display position (not used here), cursor position, margin mask position, line tail position, etc. The bit position of each register corresponds to the character position of the display buffer 306. It corresponds to 1. In this format register group 307, each of the above positions is designated by setting the corresponding bit to logic 1'1''. 308 is the display buffer 306 and the format register group 30.
This is an address pointer indicating the working address of No. 7.

309はレフトハンドマージン(LHM)のアドレスを
格納するLHMアドレスレジスタ、310はディスプレ
イ装置60へのデータ転送時に、ホラ1−ゾーン内に入
ったスペース・コード(s p)のメモリ40上のアド
レスを格納するSPP点ドレスジスタである。311は
ライトハンドマージン(RHM)のアドレスを格納する
RHMアドレスレジスタを示す。312はメモリ40か
らディスプレイバッファ306に転送されるデータの種
類を判別し、各種の制御信号を出力するデータ判別・制
御論理回路である。313〜316はデータ判別・制御
論理回路312の出力制御信号でセットされる状態フリ
ップフロップであり、フリップフロップ313はホット
ゾーン内のスペース(sp)、フリップフロップ314
はホットゾーン内のハイフォン(−)、315はキャリ
ッジターン(CR)、316はラインフィード(L F
)の有無をそれぞれ示している。317はカーソルがR
HMにあるか否かを示す状態フリップフロップ、318
はディスプレイバッファ306への転送データがメモリ
40の所定領域に残っているか否かを示す状態フリップ
フロップである。319はアドレスレジスタご301の
内容を士する演算器。
309 is an LHM address register that stores the address of the left hand margin (LHM), and 310 stores the address on the memory 40 of the space code (sp) that has entered the Hola 1-zone when data is transferred to the display device 60. This is the SPP point address register. Reference numeral 311 indicates an RHM address register that stores the address of the right hand margin (RHM). 312 is a data discrimination/control logic circuit that discriminates the type of data transferred from the memory 40 to the display buffer 306 and outputs various control signals. 313 to 316 are state flip-flops set by the output control signal of the data discrimination/control logic circuit 312;
is a Haiphong (-) in the hot zone, 315 is a carriage turn (CR), and 316 is a line feed (L F
) respectively. 317 is cursor R
Status flip-flop indicating whether or not in HM, 318
is a status flip-flop indicating whether data to be transferred to display buffer 306 remains in a predetermined area of memory 40. 319 is an arithmetic unit that calculates the contents of the address register 301.

319′はアドレスレジスタ302の内容を+1する演
算器、320はアドレスレジスタ304の内容を+1す
る演算器、321はアドレスレジスタ301と304の
内容を比較する比較回路、322はワーキング用アドレ
スレジスタ:304とスペースアドレスレジスタ310
の内容を比較する比較回路、323はアドレスポインタ
308とRHMアドレスレジスタ311の内容を比較す
る比較回路である。
319' is an arithmetic unit that increments the contents of the address register 302 by 1, 320 is an arithmetic unit that increments the contents of the address register 304 by 1, 321 is a comparison circuit that compares the contents of the address registers 301 and 304, and 322 is a working address register: 304 and space address register 310
323 is a comparison circuit that compares the contents of the address pointer 308 and the RHM address register 311.

324はプリントバッファ305へ転送データ中のハイ
フォンコードを検出するハイフォン検出回路、325は
メモリ40からのデータ又は外部からのCRコードを切
換えて出力するマルチプレクサである。326はマルチ
プレクサ325の出力データ中からCRコード、LFコ
ードを検出し。
324 is a hyphen detection circuit that detects a hyphen code in the data transferred to the print buffer 305, and 325 is a multiplexer that switches and outputs data from the memory 40 or a CR code from the outside. 326 detects the CR code and LF code from the output data of the multiplexer 325.

プリント開始信号を発するプリント開始指示回路、同様
に、327はプリントバッファ305の出力データ中か
らCRコード、LFコードを検出し、プリント終了信号
を発するプリント終了指示回路である。328はプリン
ト開始信号、プリント終了信号の指示によりプリントバ
ッファ305とプリンタ80との間のデータ転送を制御
するプリンタ出力制御回路を示す。329はキー人力コ
ードを判定してデータとファンクションコードに分け、
データはメモリ40に転送し、ファンクションコードは
制御信号として装置の所望箇所に出力する入力コード判
定制御回路である。
Similarly, 327 is a print end instruction circuit that detects the CR code and LF code from the output data of the print buffer 305 and issues a print end signal. Reference numeral 328 denotes a printer output control circuit that controls data transfer between the print buffer 305 and the printer 80 according to instructions from a print start signal and a print end signal. 329 determines the key manual code and divides it into data and function code,
The input code determination control circuit transfers the data to the memory 40 and outputs the function code to a desired location of the device as a control signal.

第3図及び第4図に第2図の動作を説明するためのフロ
ーチャートを示す。今、初期状態としてメモリ40には
斜線部分にデータが入っているものとする。前に説明し
たように、アドレスレジスタ301にはメモリ40のP
点アドレスが格納され、同様に、アドレスレジスタ30
2にはQ点アドレスが、アドレスレジスタ303にはH
点アドレスがそれぞれ格納されている。この時、ディス
プレイバッファ306にはメモリ40のI−I点アドレ
ス以降の内容が格納され、それがフォーマットレジスタ
群307の各情報とへもにディスプレイ装置60に取込
まれ、その表示面に表示されている。第8図(A)はフ
ォーマット表示の一例を示したもので、■はレフトハン
ドマージン、Oはライトハンドマージン、Oはタブのセ
ット位置、eはホットゾーンの範囲、■はカーソルを表
わしている。
FIGS. 3 and 4 show flowcharts for explaining the operation of FIG. 2. Now, assume that the memory 40 contains data in the shaded area as an initial state. As previously explained, the address register 301 contains the P of the memory 40.
Similarly, the address register 30
2 is the Q point address, address register 303 is H.
Each point address is stored. At this time, the contents of the memory 40 starting from the I-I point address are stored in the display buffer 306, which is taken into the display device 60 along with each piece of information in the format register group 307, and displayed on its display screen. ing. FIG. 8(A) shows an example of a format display, where ■ represents a left hand margin, O represents a right hand margin, O represents a tab set position, e represents a hot zone range, and ■ represents a cursor.

さて、あらたにキーボード10より入力がなされ、その
キー人力コードが入力コード判定制御回路329により
データと判定されると、該データはアドレスレジスタ3
0.1で指定されるメモリ40のP点アドレスに書込ま
れる。その後、アドレスレジスタ301は演算器319
により+1される。
Now, when a new input is made from the keyboard 10 and the key manual code is determined to be data by the input code determination control circuit 329, the data is transferred to the address register 3.
It is written to the P point address of the memory 40 specified by 0.1. After that, the address register 301 is transferred to the arithmetic unit 319.
+1 is added.

このキー人力動作にともない、ディスプレイバッファ3
06の書替えが行われる。この場合、まず次のようにし
てデータ転送のY(li備処理が実行される。すなわち
、アドレスレジスタ30;3のHアドレスがワーキング
用アドレスレジスタ304へ移され、ディスプレイバッ
ファ306の内容がりリアされる。同時に、L HMア
ドレスレジスタ309の内容がアドレスポインタ308
にセットされる。その後、LF表示フリップフロップ3
16の状態が調べられ、それがリセットされている場合
は、フォーマットレジスタ群307のレジスタ4〜7が
クリアされ、フリップフロップ313〜318がリセッ
トされる。一方、LF表示フリップフロップ316がセ
ットされている場合は、データ判別・制御論理回路31
2の制御のもとにレジスタ群307のラインテールレジ
スタ7にパ1nを検出するまでアドレスポインタ308
が歩進されて、ラインフィードによるアドレスポインタ
308の位置合せが行われ、その後、LF表示フリップ
フロップ316がリセットされている場合と同様に、フ
ォーマットレジスタ群307のレジスタ4〜7のクリア
、フリップフロップ313〜318のリセットが行われ
る。これで、データ転送の準備処理が終了し、上記ワー
キング用アドレスレジスタ304で指定されたメモリ4
0のアドレスの内容(すなわち、H点アドレスの内容)
が読出され、ゲートG□2を通って(通常ゲートG□2
はオン状態にある)アドレスポインタ308で指定され
るディスプレイバッファ306のアドレスに書込まれる
Along with this key manual operation, the display buffer 3
06 is rewritten. In this case, first, the data transfer Y(li preparation process) is executed as follows. That is, the H address of the address register 30;3 is moved to the working address register 304, and the contents of the display buffer 306 are rearranged. At the same time, the contents of the LHM address register 309 become the address pointer 308.
is set to After that, LF display flip-flop 3
16 is checked, and if it is reset, registers 4-7 of format register group 307 are cleared and flip-flops 313-318 are reset. On the other hand, when the LF display flip-flop 316 is set, the data discrimination/control logic circuit 31
2, the address pointer 308 remains in the line tail register 7 of the register group 307 until the address pointer 1n is detected.
is incremented, the address pointer 308 is aligned by line feed, and then, as in the case where the LF display flip-flop 316 is reset, registers 4 to 7 of the format register group 307 are cleared, and the flip-flop 313 to 318 are reset. This completes the data transfer preparation process, and the memory 4 specified by the working address register 304 is
Contents of address 0 (i.e. content of H point address)
is read out and passes through gate G□2 (normally gate G□2
is written to the address of display buffer 306 specified by address pointer 308 (which is in the on state).

このメモリ40からディスプレイバッファ306へのデ
ータ転送と並行して、該転送データはデータ判別・制御
論理回路312により判別され、その種類によって次の
ような処理が行われる。すなわち、それが文字・数字及
びシンボル・データの場合はアドレスポインタ308を
+1し1次のデータ転送に備える。スペースコードの場
合は、ホットゾーンに入った時のみ状態フリップフロッ
プ313をセットするとへもに、その時のワーキング用
アドレスレジスタ304の内容をスペースアドレスレジ
スタ310へ転送する。アドレスポインタ308はホッ
トゾーン内外に関係なく+1される。ハイフォンコード
の場合は、ホットゾーンに入った時のみ状態フリップフ
ロップ314をセットする。アドレスポインタ308は
スペースコードの場合と同様にホットゾーン内外に関係
なく+1される。キャリッジリターンコードの場合はホ
ットゾーン内外に関係なく状態フリップフロップ15を
セットする。又、この場合、アドレスポインタ308の
歩進は行わない。ラインフィードコードの場合は、状態
フリップフロップ316をセットするとシもに、その時
のアドレスポインタ308で指定されるフォーマットレ
ジスタ群307中のレジスタ7のビットに“1”をたて
る。
In parallel with this data transfer from memory 40 to display buffer 306, the transferred data is discriminated by data discrimination/control logic circuit 312, and the following processing is performed depending on the type. That is, if the data is characters, numbers, or symbols, the address pointer 308 is incremented by 1 to prepare for the first data transfer. In the case of a space code, the state flip-flop 313 is set only when entering the hot zone, and the contents of the working address register 304 at that time are transferred to the space address register 310. The address pointer 308 is incremented by 1 regardless of whether it is inside or outside the hot zone. In the case of a Haiphong code, the state flip-flop 314 is set only when the hot zone is entered. The address pointer 308 is incremented by 1 regardless of whether it is inside or outside the hot zone, as in the case of the space code. In the case of a carriage return code, the status flip-flop 15 is set regardless of whether it is inside or outside the hot zone. Further, in this case, the address pointer 308 is not incremented. In the case of a line feed code, when the status flip-flop 316 is set, "1" is set in the bit of register 7 in the format register group 307 specified by the address pointer 308 at that time.

アドレスポインタ308の歩進は行わない。その他のコ
ードについても、同様にして所定の処理が行われる。状
態フリップフロップ317は、マージンリリースキーが
押されていない場合、アドレスポインタ308とRHM
アドレスレジスタ311の内容を比較回路323で比較
し、両者が一致するとセットされる。一方、マージンリ
リースキーが押されると、第2図では省略したが、この
状態フリップフロップ317のセット動作は禁止され、
その後、例えばキャリッジリターンコード、スペースコ
ードが検出されて初めてセットされる。
Address pointer 308 is not incremented. Predetermined processing is similarly performed for other codes. Status flip-flop 317 connects address pointer 308 and RHM if the margin release key is not pressed.
The contents of the address register 311 are compared by a comparison circuit 323, and if the two match, it is set. On the other hand, when the margin release key is pressed, although not shown in FIG. 2, the setting operation of the flip-flop 317 in this state is prohibited.
After that, it is set only after a carriage return code or space code, for example, is detected.

第5図及び第6図は、これらの処理を表にまとめて示し
たものである。
FIGS. 5 and 6 show these processes in a table.

なお、先のホットゾーン領域の検出は、フォーマットレ
ジスタ群307中のホットゾーン指定レジスタ3をアド
レスポ、インク308でアクセスし、指定されたビット
に“1”がたっているか否かをみればよい。このホット
ゾーン指定レジスタからの読出し信号が、データ判別・
制御論理回路312の判別信号と個別にアンドがとられ
、それぞれ状態フリップフロップ313,314のセラ
1−人力、及びスペースアドレスレジスタ310のデー
タラッチ信号となる。
The hot zone area can be detected by accessing the hot zone designation register 3 in the format register group 307 using the address point and ink 308, and checking whether the designated bit is set to "1". The read signal from this hot zone designation register is used for data discrimination and
It is individually ANDed with the determination signal of the control logic circuit 312, and becomes the data latch signal of the state flip-flops 313 and 314, and the data latch signal of the space address register 310, respectively.

以上のようにして、メモリ40からディスプレイバッフ
ァ306へ1つのデータが転送され、そのデータがエン
ドコードでない場合、ワーキング用アドレスレジスタ3
04が演算器320により+1される。この時、フリッ
プフロップ313〜317が全てリセット状態のまへで
あると、該アドレスレジスタ304で指定されるメモリ
40の次のアドレスの内容が読出され、これがアドレス
ポインタ308(該ポインタは第6図の態様ですでに更
新済みである)で指定されるディスプレイバッファ30
6のアドレスに書込まれる。状態フリップフロップ31
4〜317がリセットの間。
As described above, one piece of data is transferred from the memory 40 to the display buffer 306, and if the data is not an end code, the working address register 306
04 is incremented by 1 by the arithmetic unit 320. At this time, if the flip-flops 313 to 317 are all still in the reset state, the contents of the next address in the memory 40 specified by the address register 304 are read out, and this is transferred to the address pointer 308 (the pointer is shown in FIG. display buffer 30 specified by
Written to address 6. state flip-flop 31
4 to 317 during reset.

このデータ転送が繰り返され、ディスプレイバッファ3
06の書替えが行われる。この間、比較回路321はア
ドレスレジスタ301と304を比較し、両者の内容が
一致すると一致信号を送出する。この一致信号により状
態フリップフロップ318がセットされる。つまり、こ
れはライトバン1(マージンに達する前にメモリ4Qの
P点までの領域からディスプレイバッファ306へのデ
ータ転送が全て終了し、しかも、転送データ中にはキャ
リッジリターン、ラインフィード等のコードが含まれて
おらず、又、ハイフォンコードが含まれている場合でも
、それはホッ]−ゾーン外であることを意味している。
This data transfer is repeated until the display buffer 3
06 is rewritten. During this time, the comparison circuit 321 compares the address registers 301 and 304, and if the contents of the two match, it sends out a match signal. This match signal sets state flip-flop 318. In other words, this is write bang 1 (all data transfer from the area up to point P in memory 4Q to display buffer 306 is completed before reaching the margin, and there are codes such as carriage return and line feed in the transferred data. If it is not included, and even if the Haiphong code is included, it means that it is outside the Ho-Zone.

上記状態フリップフロップ318がセットされると、ア
ドレスレジスタ302のQ点アドレスがワーキング用ア
ドレスレジスタ304に移され。
When the state flip-flop 318 is set, the Q point address in the address register 302 is transferred to the working address register 304.

メモリ40からQ点アドレスのデータが読出される。こ
のQ点アドレスにエンドコードが格納されている場合、
このエンドコードをデータ判別・制御論理回路312が
検出すると、次のキー人力が行われるまでメモリ40か
らディスプレイバッファ306へのデータの転送動作は
実行されない。
Data at the Q point address is read from the memory 40. If the end code is stored at this Q point address,
When the data discrimination/control logic circuit 312 detects this end code, no data transfer operation from the memory 40 to the display buffer 306 is performed until the next keystroke is performed.

この間、ディスプレイバッファ306の内容はディスプ
レイ装[60により表示し続けることになる。これはメ
モリ40にエンドコードを予め格納しておく場合である
が、メモリ40のQ点アドレスがエンドコードでない場
合は、その後、エンドコードが読出されるまで、あるい
はフリップフロップ314〜317のいずれかがセット
されるまでQ点アドレス以降のデータのディスプレイバ
ッファ306への転送を続行し、しかる後、次のキー人
力にそなえる。
During this time, the contents of display buffer 306 will continue to be displayed by display device [60]. This is a case where the end code is stored in the memory 40 in advance, but if the Q point address of the memory 40 is not the end code, then the end code is read out or one of the flip-flops 314 to 317 is stored. The data from the Q point address onwards is continued to be transferred to the display buffer 306 until the Q point address is set, and then it is ready for the next key input.

一方、比較回路321の一致信号はフォーマットレジス
タ群307のカーソルレジスタ5にも与えられ、その時
のアドレスポインタ308で指定されるビットに′1″
がたてられる。つまり、これが次のキー人力データの表
示位置を示しているにのようにして次のキー人力が行わ
れ、それがデータであると、該データはアドレスレジス
タ301で指定されるメモリ40のアドレスに格納され
、同時に、前と同様にしてディスプレイバッファ306
の書替えが再び実行され、該書替えられたデータがディ
スプレイ装置60に転送されて表示される。第8図(B
)はその表示例に示したものである。なお、これはQ点
アドレスにエンドコードが格納されている場合の例であ
る。Q点アドレス以降に通常のデータが格納されている
場合の表示例は、本発明の特徴的動作に関連づけて後述
する。
On the other hand, the match signal from the comparison circuit 321 is also given to the cursor register 5 of the format register group 307, and the bit specified by the address pointer 308 at that time is set to '1'.
is erected. In other words, this indicates the display position of the next key input data. When the next key input is performed as shown in the figure below, and it is data, the data is stored at the address in the memory 40 specified by the address register 301. At the same time, as before, the display buffer 306
The rewriting is executed again, and the rewritten data is transferred to the display device 60 and displayed. Figure 8 (B
) is shown in the display example. Note that this is an example where the end code is stored at the Q point address. A display example when normal data is stored after the Q point address will be described later in connection with the characteristic operation of the present invention.

キーボード10からのデータ入力、及びこれにもとづく
ディスプレイバッファ306内のデータの書替え動作が
進み、フリップフロップ313〜316がリセット状態
のま\でライトハンドマージンの位置まで来たとする。
Assume that the data input from the keyboard 10 and the rewriting operation of the data in the display buffer 306 based on this progress, and the flip-flops 313 to 316 reach the right hand margin position while remaining in the reset state.

すなわち、これはホラ1−ゾーン内にスペースが一つも
ない状態でライトハンドマージンまで来たことを意味す
る。この場合、アドレスポインタ308とRI−I M
アドレスレジスタ311の内容が一致し、比較回路32
3から一致信号が検出される。この結果、RHMフリッ
プフロップ317がセットされ、オペレータにハイフネ
ーションを警報して、あらためてキー人力が行われるま
で装置を停止状態にする。なお、RHMフリップフロッ
プ317のリセットは、後述する1行分のプリントアウ
トが実行され1次の行のデータがメモリ40からディス
プレイバッファ306へ転送される時、その動作に先立
ってフリップフロップ313〜316のリセットと一緒
に行われる。
In other words, this means that he has reached the right hand margin with no spaces in the Hola 1-zone. In this case, address pointer 308 and RI-IM
The contents of the address register 311 match, and the comparison circuit 32
A coincidence signal is detected from 3. As a result, RHM flip-flop 317 is set, alerting the operator to the hyphenation and shutting down the machine until another keystroke is applied. Note that the RHM flip-flop 317 is reset when the flip-flops 313 to 316 are reset before the printout of one line (described later) is executed and the data of the first line is transferred from the memory 40 to the display buffer 306. This is done together with the reset.

次に、プリント)1す1作について説明する。これはフ
リップフロップ314〜317のいずれか一つがセット
され、かつフリップフロップ318がリセットされてい
ると、装置がプリントモードに切替わり自動的に行われ
る。
Next, I will explain about print) 1st 1st work. This is automatically performed when any one of flip-flops 314 to 317 is set and flip-flop 318 is reset, when the apparatus switches to print mode.

まず、ハイフォン表示フリップフロップ314がセット
された場合を説明する。第5図から該フリップフロップ
314がセットされるのは、1行のキー人力がホットゾ
ーンまで進み、行政のためにハイフォンが付された場合
である。この場合、その行の内容かたゾちにプリントア
ウトされ、ディスプレイ装置60には次の行のキー人力
データが表示される。その動作は次の通りである。フリ
ップフロップ314のセット状態が検出されると。
First, a case where the Haiphong display flip-flop 314 is set will be described. From FIG. 5, the flip-flop 314 is set when the key power of one line advances to the hot zone and a hyphen is added for administration. In this case, the content of that line is printed out in its entirety, and the key manual data of the next line is displayed on the display device 60. Its operation is as follows. When the set state of flip-flop 314 is detected.

再びアドレスレジスタ303のH点アドレスがワーキン
グ用アドレスレジスタ304に移され、該アドレスレジ
スタ304で示されるメモリ40のアドレスの内容がマ
ルチプレクサ324を通りプリントバッファ305に転
送される。このプリントバッファ305への書込みは入
力ストローブのタイミングで行われる。なお、このプリ
ントモード時はディスプレイバッファ306へのデータ
転送は禁止される。その後、ワーキング用アドレスレジ
スタ304は演算器320により+1される。
The H point address of the address register 303 is transferred to the working address register 304 again, and the contents of the address in the memory 40 indicated by the address register 304 are transferred to the print buffer 305 through the multiplexer 324. This writing to the print buffer 305 is performed at the timing of the input strobe. Note that data transfer to the display buffer 306 is prohibited in this print mode. Thereafter, the working address register 304 is incremented by 1 by the arithmetic unit 320.

このワーキング用アドレスレジスタ304の内容は、比
較回路321によりアドレスレジスタ301の内容と比
較され1両行が一致するまで、プリントバッファ305
へのデータ転送が繰り返される。
The contents of this working address register 304 are compared with the contents of the address register 301 by a comparison circuit 321, and the contents of the print buffer 304 are
Data transfer to is repeated.

アドレスレジスタ301と304が一致し、メモリ40
からプリントバッファ305へのデータ転送が終了した
時点で、ハイフォン検出回路324はハイフォン・コー
ドを検出している。又、この時フリップフロップ314
はセット状態にある。
Address registers 301 and 304 match, and memory 40
When data transfer from the print buffer 305 to the print buffer 305 is completed, the Haiphon detection circuit 324 has detected the Haiphon code. Also, at this time, the flip-flop 314
is in the set state.

従って、マルチプレクサ325には切替え信号りが印加
される。この結果、マルチプレクサ325は予め設定さ
れたキャリッジリターン・コード(CRコード)を選択
してプリントバッファ305へ転送する。つまり、プリ
ントバッファ305には、メモリ40のH点からP点(
P点は新しいキー人力が与えられるごとに移動する点で
ある)までの1行分のデータに、更にCRコードが付加
されて格納される。その後、その時のワーキング用アド
レスレジスタ304の内容がアドレスレジスタ303に
移される。すなわち、新しいH点アドレスが登録される
Therefore, a switching signal is applied to multiplexer 325. As a result, multiplexer 325 selects a preset carriage return code (CR code) and transfers it to print buffer 305. In other words, the print buffer 305 stores data from point H to point P (
A CR code is added to one line of data up to point P, which is a point that moves each time a new key is applied, and is stored. Thereafter, the contents of the working address register 304 at that time are transferred to the address register 303. That is, a new H point address is registered.

一方、上記マルチプレクサ325で選択されプリントバ
ッファ305に転送されるCRコードはプリント開始指
示回路326で検出され、その結果、該指示回路326
からプリント開始信号がプリンク出力制御回路328に
与えられる。プリンタ出力制御回路328はプリント開
始信号を受は取ると出力ストローブ信号をプリントバッ
ファ305に発し、プリンタ80のレディ信号を見なが
らプリントバッファ305に格納されたデータを順次読
出し、プリンタ80に出力する。このようにして、プリ
ントバッファ305から最後のデータつまりCRコード
が読出されると、該CRコードはプリンタ80に出力さ
れると同時にプリント終了指示回路327で検出され、
その結果、該指示回路327からプリン1〜終了信号が
プリンタ出力制御回路328に与えられる。このプリン
ト終了信号を受取ると、プリンタ出力制御回路328は
プリントバッファ305への出力ストローブを停止にし
、これによりプリントバッファ305のデータ読出しが
終了する。この間、プリンタ80はプリン1へ出力制御
回路328を通して、与えられるデータを順次プリント
アウトし、CRコードを検出するとキャリッジリターン
の動作を行い、次の印字行に備えるのである。すなわち
、メモリ40から1行分のデータがプリントバッファ3
05に転送されると、その後は、プリント出力制御回路
328の制御のもとに、ディスプレイ表示動作とは独立
に1行分のプリント動作が行われるのである。これは以
後の全てのプリント動作に共通である。
On the other hand, the CR code selected by the multiplexer 325 and transferred to the print buffer 305 is detected by the print start instruction circuit 326.
A print start signal is given to the plink output control circuit 328 from the print start signal. When the printer output control circuit 328 receives the print start signal, it issues an output strobe signal to the print buffer 305, reads the data stored in the print buffer 305 sequentially while checking the ready signal of the printer 80, and outputs the data to the printer 80. When the last data, that is, the CR code, is read out from the print buffer 305 in this way, the CR code is output to the printer 80 and simultaneously detected by the print end instruction circuit 327.
As a result, the printer output control circuit 328 receives printer 1 to end signals from the instruction circuit 327 . Upon receiving this print end signal, the printer output control circuit 328 stops the output strobe to the print buffer 305, thereby completing reading data from the print buffer 305. During this time, the printer 80 sequentially prints out the data supplied to the printer 1 through the output control circuit 328, and when a CR code is detected, performs a carriage return operation to prepare for the next print line. In other words, one line of data is transferred from the memory 40 to the print buffer 3.
05, the print operation for one line is then performed under the control of the print output control circuit 328, independently of the display display operation. This is common to all subsequent print operations.

次に状態フリップフロップ315又は316がセットさ
れた場合を説明する。この場合も、アドレスレジスタ3
03の内容がワーキング用アドレスレジスタ304に移
され、該アドレスレジスタ304で示されるメモリ40
のアドレスの内容がプリン1−バッファ305に転送さ
れる。その後、アドレスレジスタ304が+1され、ア
ドレスレジスタ301と304が一致するまでメモリ4
0からプリントバッファ305への転送が入力ストロー
ブに同期して繰り返され、一致すると、その時のレジス
タ304の内容がアドレスレジスタ303に移される。
Next, the case where the state flip-flop 315 or 316 is set will be explained. In this case as well, address register 3
The contents of 03 are moved to the working address register 304, and the memory 40 indicated by the address register 304 is
The contents of the address are transferred to the printer 1-buffer 305. After that, the address register 304 is incremented by 1, and the memory 4 is incremented by 1 until the address registers 301 and 304 match.
The transfer from 0 to the print buffer 305 is repeated in synchronization with the input strobe, and when a match occurs, the contents of the register 304 at that time are transferred to the address register 303.

これらの動作は状態フリップフロップ314がセットさ
れた場合と同じである。
These operations are the same as when state flip-flop 314 is set.

プリント動作は、メモリ40から読出されたCRコード
又はLFコードがそのまNマルチプレクサ325を通り
、これがプリント開始指示回路326で検出され、プリ
ント開始信号がプリンタ出力制御回路328に発せられ
ることで開始される。
The print operation is started when the CR code or LF code read from the memory 40 passes through the N multiplexer 325 as it is, is detected by the print start instruction circuit 326, and a print start signal is issued to the printer output control circuit 328. Ru.

次に、状態フリップフロップ317がセットされ、この
時フリップフロップ313もセットされている場合を説
明する。この時の表示例を第8図(C)に示す。すなわ
ち、これはマージンリリースキーが押されていない場合
で、この場合はライトハンドマージン(RHM)に最も
近いスペースまでのデータをプリントアウトするとへも
に、それ以降のデータが新たにディスプレイ装置に表示
されることになる。その動作は次の通りである。
Next, a case will be described in which the state flip-flop 317 is set and the flip-flop 313 is also set at this time. An example of the display at this time is shown in FIG. 8(C). In other words, this is the case when the margin release key is not pressed, and in this case, the data up to the space closest to the right hand margin (RHM) is printed out, and the data after that is newly displayed on the display device. will be done. Its operation is as follows.

状態フリップフロップ313と317のセット状態が検
出されると、前と同様に、アドレスレジスタ303の内
容がワーキング用アドレスレジスタ304に移され、該
アドレスレジスタ304で示されるメモリ40のアドレ
スの内容がプリントバッファ305に転送される。その
後、ワーキング用アドレスレジスタ304が+1される
。この時、第4図から明らかなように、スペースアドレ
スレジスタ310にはRHMに最も近いスペースのメモ
リ40上でのアドレスが格納されている。ワーキング用
アドレスレジスタ304が+1されると、その内容は比
較回路322によりスペースアドレスレジスタ310の
内容と比較され、両者が一致するまでメモリ40からプ
リントバッファ305へのデータ転送が繰り返される。
When the set state of the state flip-flops 313 and 317 is detected, the contents of the address register 303 are transferred to the working address register 304, and the contents of the address in the memory 40 indicated by the address register 304 are printed, as before. It is transferred to buffer 305. After that, the working address register 304 is incremented by 1. At this time, as is clear from FIG. 4, the space address register 310 stores the address on the memory 40 of the space closest to the RHM. When the working address register 304 is incremented by 1, its contents are compared with the contents of the space address register 310 by a comparison circuit 322, and data transfer from the memory 40 to the print buffer 305 is repeated until the two match.

アドレスレジスタ304と310が一致すると比較回路
322がら一致信号が出力されて、RHMに最も近いス
ペースまでのデータ転送が終了するが、この時、一致信
号Eによりマルチプレクサ325が切替えられ、先のフ
リップフロップ314がセットされた場合と同様にCR
コードの追加が行われる。そして、このCRコードがプ
リント開始回路326で検出されることによりプリント
動作が開始するのである。一方、ワーキング用アドレス
レジスタ304は演算器320で+1され、その内容が
アドレスレジスタ303に新しく登録される。従って、
その後のディスプレイバッファ306に対するデータ転
送では、RHMに最も近いスペースの次のデータから読
出され、ディスプレイバッファ306の書替えが行われ
ることになる。
When the address registers 304 and 310 match, a match signal is output from the comparison circuit 322, and the data transfer to the space closest to the RHM is completed. At this time, the match signal E switches the multiplexer 325, and 314 is set, CR
Code will be added. When this CR code is detected by the print start circuit 326, the print operation is started. On the other hand, the working address register 304 is incremented by 1 by the arithmetic unit 320, and its contents are newly registered in the address register 303. Therefore,
In the subsequent data transfer to the display buffer 306, the next data in the space closest to the RHM is read out, and the display buffer 306 is rewritten.

以上が本発明の一実施例としての1行ディスプレイ装置
付電子タイプライタの基本的動作であるが、この場合、
第6図の表から明らかなように、バックスペース、ハー
フラインフィード、ハーフリバー・スラインフィード、
マージンリリース等のデータがディスプレイバッファ3
06に転送されてもアドレスポインタ308は+1され
ないので、これらのデータは次のデータで置換えられ、
ディスプレイ装置60に表示されない。本発明はこの不
都合を解決したもので、第2図において、ゲートG11
.q工2がその特徴とする構成である。二Nでは、−例
としてマージンリリースのデータ表示を例にとって説明
する。
The above is the basic operation of an electronic typewriter with a one-line display device as an embodiment of the present invention.
As is clear from the table in Figure 6, backspace, half line feed, half river/sline feed,
Data such as margin release is displayed in display buffer 3.
Even if the address pointer 308 is transferred to 06, the address pointer 308 is not incremented by 1, so these data are replaced with the next data,
It is not displayed on the display device 60. The present invention solves this inconvenience, and in FIG. 2, the gate G11
.. This is the configuration that Q-engine 2 is characterized by. In 2N, data display of margin release will be explained as an example.

今、すでに作成されたファイルをフロッピディスクから
呼出し、ある時点でのメモリ40内のデータ構造が第9
図(A)であったとする。(φがマージンリリース・デ
ータ、b カスペース・データを示す)。この場合、い
まNでの説明からディスプレイ装置の表示は第9図(B
)のようになる。
Now, the already created file is called from the floppy disk, and the data structure in the memory 40 at a certain point is 9th.
Assume that it is diagram (A). (φ indicates margin release data, b indicates caspase data). In this case, based on the explanation in N, the display on the display device is shown in FIG. 9 (B
)become that way.

こへで、キーボード上のキャラクタシフトキーを押すと
、第4図のフローチャートより、0点アドレスレジスタ
302の内容が読出しアドレスに1、又、2点アドレス
レジスタ301の内容が書込みアドレスになり、メモリ
40内で01点のデータ“Q ptがP□点に移され、
その後、両アドレスレジスタ301,302の内容は+
1される。つまり、これはカーソルが右に1つ移ったこ
とを意味する。以下、同様の操作を繰り返し、メモリ4
0のデータ構造が第10図(A)のように変化したとす
る。第10図(A)はQ1点アドレスすなわちカーソル
レイ立置にマージンリリース・データψがある状態であ
る。この状態の場合、メモリ40がらディスプレイバッ
ファ306へデータが転送される過程において、マージ
ンリリース・データφが転送されるタイミングでは、レ
ジスタ群307のカーソルレジスタ5の出力はtt I
 J+、同様に比較回路321の出力もII 1.11
ということで、ゲートG41の出力JはII I 11
となり、従ってゲートG□2はオン状態をとり、マージ
ンリリース・データφはそのまNディスプレイバッファ
306へ転送される。次のデータit hI+のタイミ
ングでは、この時、カーソルレジスタ5の出力は依然と
して1” (前のデータがマージンリリースで、ポイン
タ308は+1されないため)、これに対して比較回路
321の出力は“0”に変ったということで61□の出
力Jは“0″、従ってゲートG12はオフとなり、デー
タ11 hI+のディスプレイバッファ306への転送
は禁止される。それ以降はゲートG工2は通常通りオン
となる。つまり、ディスプレイ装置60の表示は第10
図(B)のようになり、マージンリリース・コードφが
文字データhに優先して表示される。
At this point, when you press the character shift key on the keyboard, the contents of the 0-point address register 302 become the read address 1, the contents of the 2-point address register 301 become the write address, and the memory 40 01 point data “Q pt is moved to point P□,
After that, the contents of both address registers 301 and 302 are +
1 will be given. In other words, this means that the cursor has moved one place to the right. From now on, repeat the same operation and store memory 4.
Suppose that the data structure of 0 changes as shown in FIG. 10(A). FIG. 10(A) shows a state where the margin release data ψ is at the Q1 point address, that is, the cursor ray is placed vertically. In this state, in the process of transferring data from the memory 40 to the display buffer 306, at the timing when the margin release data φ is transferred, the output of the cursor register 5 of the register group 307 is tt I
J+, similarly the output of the comparison circuit 321 is also II 1.11
Therefore, the output J of gate G41 is II I 11
Therefore, the gate G□2 is turned on, and the margin release data φ is directly transferred to the N display buffer 306. At the timing of the next data it hI+, the output of the cursor register 5 is still "1" (because the previous data is a margin release and the pointer 308 is not incremented by 1), whereas the output of the comparison circuit 321 is "0". ”, the output J of 61□ is “0”, so the gate G12 is turned off, and the transfer of data 11 hI+ to the display buffer 306 is prohibited. From then on, the gate G2 is turned on as usual. In other words, the display on the display device 60 is the 10th
As shown in Figure (B), the margin release code φ is displayed with priority over the character data h.

すなわち、マージンリリース・データφが文字データ“
t”と文字データ“h”との間で入力され、かつ文字デ
ータ“h”につゾいて1′e”が入力された場合に、マ
ージンリリース・データφが入力されたことを文字デー
タ11 tIIと文字データ“h”との間ではなく文字
データ“t′′と文字データII e17との間に表示
することになる。
In other words, the margin release data φ is character data “
t" and character data "h", and when 1'e" is input next to character data "h", character data 11 indicates that margin release data φ has been input. It is displayed not between tII and character data "h" but between character data "t'' and character data II e17.

第7図は、データ判別・制御論理回路312の具体的構
成例を示したものである。既述したように、データ判別
・制御論理回路312はメモリ40から読出されたデー
タをそのまシブイスプレイバッファ306に転送する機
能、転送データの判別を行う機能、判別結果にもとづい
てアドレスポインタ308を歩進せしめる機能を有して
いる。
FIG. 7 shows a specific example of the configuration of the data discrimination/control logic circuit 312. As described above, the data discrimination/control logic circuit 312 has the function of directly transferring the data read from the memory 40 to the transfer buffer 306, the function of discriminating the transferred data, and the function of determining the address pointer 308 based on the discrimination result. It has the function of advancing.

ブロック601はメモリ40からの入力データをそのま
Nディスプレイバッファ306へ出力する同時に、該デ
ータを判別する部分で、いわゆるデコーダ・マトリクス
よりなる。このデコーダ・マトリクス601で検出され
たスペース(sp)。
Block 601 is a section that outputs input data from memory 40 as is to N display buffer 306 and at the same time discriminates the data, and is comprised of a so-called decoder matrix. Space (sp) detected in this decoder matrix 601.

ハイフォン(−)、キャリッジリターン(CR)、ライ
ンフィード(LF)の各判別出力は、それぞれ第2図の
状態フリップフロップ313〜316のセット入力とな
り、又、マージンリリース判別出力はマージンマスクレ
ジスタ6の入力となる。
The discrimination outputs of hyphen (-), carriage return (CR), and line feed (LF) are set inputs of the state flip-flops 313 to 316 in FIG. It becomes input.

602はフリップフロップ、603はクロックパルス発
生器、604は±1回路である。±1回路604は第2
図のアドレスポインタ308に接続されており、デコー
ダ・マトリクス601で文字・数字及びシンボルが検出
されるとアドレスポインタ308を+1し、バックスペ
ース(B S P)が検出されると−1する。なお、ス
トローブ信号は1つのデータ転送が行われる毎に発せら
れ、該ストローブ信号の発生タイミングで上記の+1又
は−1が実行される。デコーダ・マトリクス601でタ
ブが検出されると、フリップフロップ602がセットさ
れる。これによりクロックパルス発生器603のクロッ
ク出力が±1回路604に印加され、この間、アドレス
ポインタ308の歩進が続けられる。アドレスポインタ
308の歩進が進み、フォーマットレジスタ群307の
タブレジスタ2から“1″が送出されるとフリップフロ
ップ602はリセッ1−され、これによりクロックパル
スの送出、すなわちアドレスポインタ308の歩進が停
止する。この時、アドレスポインタ308ハ1」的のタ
ブ位置を指していることになる。1.il様に状態フリ
ップフロップ316がセットされていると、フォーマッ
トレジスタ群307のラインテールレジスタ7から11
1”が送出されるまで、クロックパルス発生器603、
±1回路604によりアドレスポインタ3080歩進が
行われ、“1″が送出されると歩進が停止する。すなわ
ち。
602 is a flip-flop, 603 is a clock pulse generator, and 604 is a ±1 circuit. ±1 circuit 604 is the second
It is connected to the address pointer 308 in the figure, and when a character, number, or symbol is detected in the decoder matrix 601, the address pointer 308 is incremented by 1, and when a backspace (BSP) is detected, it is incremented by 1. Note that the strobe signal is issued every time one data transfer is performed, and the above-mentioned +1 or -1 is executed at the timing of generation of the strobe signal. When a tab is detected in decoder matrix 601, flip-flop 602 is set. As a result, the clock output of the clock pulse generator 603 is applied to the ±1 circuit 604, and during this time, the address pointer 308 continues to increment. When the address pointer 308 advances and "1" is sent out from the tab register 2 of the format register group 307, the flip-flop 602 is reset to 1-, thereby causing the clock pulse to be sent out, that is, the address pointer 308 stops advancing. Stop. At this time, the address pointer 308 points to the target tab position. 1. If the state flip-flop 316 is set as il, line tail registers 7 to 11 of the format register group 307
clock pulse generator 603, until a 1'' is sent out.
The address pointer 3080 is incremented by the ±1 circuit 604, and the increment is stopped when "1" is sent out. Namely.

これが前に説明したラインフィードによるアドレスポイ
ンタ308の位置合せの処理である。デコーダ・マトリ
クス601でキャリッジリターン(CR) 、ラインフ
ィード(LF)、ハーフラインフィード(HLF)、、
ハーフリバースラインフィード(HRLF)、マージン
リリース、エンドコードが検出された場合は±1回路6
04の動作を禁tトする。これは第6図の表から容易に
理解されることである。
This is the process of positioning the address pointer 308 by line feed as described above. The decoder matrix 601 performs carriage return (CR), line feed (LF), half line feed (HLF), etc.
Half Reverse Line Feed (HRLF), Margin Release, ±1 circuit if end code is detected 6
04 operation is prohibited. This is easily understood from the table in FIG.

第2図及び第7図は実際には例えばマイクロコンピュー
タの一部を構成しており、これまで説明したきた各部の
動作シーケンスはプログラムにより制御されるものであ
ることは云うまでもない。
2 and 7 actually constitute a part of a microcomputer, for example, and it goes without saying that the operation sequences of the various parts described above are controlled by a program.

第3図及び第4図はその動作フローをまとめて表わした
ものである。
FIG. 3 and FIG. 4 collectively represent the operation flow.

〔効 果〕〔effect〕

以上のように、本発明によれば、ディスプレイ付電子タ
イプライタにおいて、ハーフラインフィード、ハーフリ
バースラインフィード、マージンレリース等の特定入力
データが入力されたことをディスプレイ上に表示しうる
とNもに、特定入力データの次の次に入力された文字デ
ータ以後のデータをプリンタの印字位置に対応させて表
示することが可能となり、この種の電子タイプライタの
操作性をより向上させることができる。
As described above, according to the present invention, it is possible to display on the display that specific input data such as half line feed, half reverse line feed, margin release, etc. has been input in an electronic typewriter with a display. , it becomes possible to display data subsequent to character data input next to specific input data in correspondence with the printing position of the printer, and the operability of this type of electronic typewriter can be further improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明で対象とする電子タイプライタの全体構
成を示す図、第2図は第1図のコントロール部の一実施
例を示す図、第3図及び第4図は第2図の動作を説明す
るためのフローチャート、第5図及び第6図は第2図の
データ判別・制御論理回路の機能説明図、第7図はデー
タ判別・制御論理回路の具体的構成例を示す図、第8図
はディスプレイ装置の表示例を示す図、第9図及び第1
0図は本発明の特徴的動作を説明するためのメモリ構造
及び表示例を示す図である。 10・・・キーボード、  30・・・コントロール部
、40・・・メモリ、  60・・・ディスプレイ装置
、80・・・プリンタ、  100・・・フロッピディ
スク、301〜304・・・メモリアドレスレジスタ、
305・・・プリントバッファ、 306・・・ディスプレイバッファ、 307・・・フォーマットレジスタ群、308・・・ア
ドレスポインタ。 309・・・LHMアドレスレジスタ、310・・・ス
ペースアドレスレジスタ、311・・・RHMアドレス
レジスタ、312・・・データ判別・制御論理回路、3
13〜318・・・状態フリップフロップ、319.3
20・・・演算器、 321〜323・・・比較回路、  324・・・ハイ
フォン検出回路、  325・・・マルチプレクサ。 326・・・プリント開始指示回路、 327・・・プリント終了指示回路、 328・・・プリンタ出力制御回路、 329・・・入力コード判定制御回路。
FIG. 1 is a diagram showing the overall configuration of an electronic typewriter to which the present invention is applied, FIG. 2 is a diagram showing an embodiment of the control section in FIG. 1, and FIGS. A flowchart for explaining the operation, FIGS. 5 and 6 are functional explanatory diagrams of the data discrimination/control logic circuit in FIG. 2, and FIG. 7 is a diagram showing a specific configuration example of the data discrimination/control logic circuit. Figure 8 is a diagram showing an example of display on a display device, Figure 9 and Figure 1.
FIG. 0 is a diagram showing a memory structure and display example for explaining the characteristic operation of the present invention. DESCRIPTION OF SYMBOLS 10... Keyboard, 30... Control unit, 40... Memory, 60... Display device, 80... Printer, 100... Floppy disk, 301-304... Memory address register,
305...Print buffer, 306...Display buffer, 307...Format register group, 308...Address pointer. 309... LHM address register, 310... Space address register, 311... RHM address register, 312... Data discrimination/control logic circuit, 3
13-318...state flip-flop, 319.3
20... Arithmetic unit, 321-323... Comparison circuit, 324... Haiphone detection circuit, 325... Multiplexer. 326...Print start instruction circuit, 327...Print end instruction circuit, 328...Printer output control circuit, 329...Input code determination control circuit.

Claims (1)

【特許請求の範囲】[Claims] (1)データを入力するキーボードと、入力されたデー
タを印字するプリンタと、入力されたデータを表示する
ディスプレイと、前記キーボードからの入力データを格
納するメモリとを有する電子タイプライタにおいて、ハ
ーフラインフィード、ハーフリバースラインフィード、
マージン・リリース等の特定の入力データが第1の文字
データと第2の文字データとの間で入力され、かつ第2
の文字データにつゞいて第3の文字データが入力された
場合に、前記特定の入力データが入力されたことを前記
第1の文字データと前記第2の文字データとの間でなく
前記第1の文字データと前記第3の文字データとの間に
表示することを特徴とする電子タイプライタ。
(1) In an electronic typewriter that has a keyboard for inputting data, a printer for printing the input data, a display for displaying the input data, and a memory for storing the input data from the keyboard, a half line feed, half reverse line feed,
Specific input data such as margin release is input between the first character data and the second character data, and
When third character data is input with respect to character data, it is determined that the input of the specific input data is not between the first character data and the second character data, but between the third character data and the second character data. An electronic typewriter characterized in that the electronic typewriter is displayed between the first character data and the third character data.
JP61284855A 1986-11-29 1986-11-29 Electronic typewriter Pending JPS62168217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284855A JPS62168217A (en) 1986-11-29 1986-11-29 Electronic typewriter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284855A JPS62168217A (en) 1986-11-29 1986-11-29 Electronic typewriter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4470677A Division JPS53129541A (en) 1977-01-14 1977-04-19 Display system of word processor

Publications (1)

Publication Number Publication Date
JPS62168217A true JPS62168217A (en) 1987-07-24

Family

ID=17683901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284855A Pending JPS62168217A (en) 1986-11-29 1986-11-29 Electronic typewriter

Country Status (1)

Country Link
JP (1) JPS62168217A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991321A (en) * 1972-12-29 1974-08-31
JPS5312941A (en) * 1976-07-23 1978-02-06 Showa Highpolymer Co Ltd Curable resin composition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991321A (en) * 1972-12-29 1974-08-31
JPS5312941A (en) * 1976-07-23 1978-02-06 Showa Highpolymer Co Ltd Curable resin composition

Similar Documents

Publication Publication Date Title
JPS5821729B2 (en) word processor
GB1593612A (en) Word processing apparatus
US4244031A (en) Word processor
JPS61254349A (en) Daisy wheel type printer
JPS586957B2 (en) word processor
JPS628833B2 (en)
JPS627594B2 (en)
JPS627593B2 (en)
JPS62168217A (en) Electronic typewriter
JPH0145111B2 (en)
US4564304A (en) Typewriter with resetting function for margin position and tab position
JPS6058511B2 (en) electronic typewriter
JPS586958B2 (en) word processor
JPS60132776A (en) Word processor
JPS6367211B2 (en)
JPS6058510B2 (en) electronic typewriter
JPS5850374B2 (en) word processor
JPS63296164A (en) Word processor
JPS6314371B2 (en)
JPS6339951B2 (en)
JPS62255175A (en) Standardized format printer
JPS60155491A (en) Word-processor
JPS6132694B2 (en)
JP2697901B2 (en) Character processor
JPS61158483A (en) Electronic apparatus