JPS62166402A - Adjusting device - Google Patents

Adjusting device

Info

Publication number
JPS62166402A
JPS62166402A JP940486A JP940486A JPS62166402A JP S62166402 A JPS62166402 A JP S62166402A JP 940486 A JP940486 A JP 940486A JP 940486 A JP940486 A JP 940486A JP S62166402 A JPS62166402 A JP S62166402A
Authority
JP
Japan
Prior art keywords
signal
adjustment
input
circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP940486A
Other languages
Japanese (ja)
Other versions
JPH06101665B2 (en
Inventor
Atsuo Narita
成田 淳夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP940486A priority Critical patent/JPH06101665B2/en
Publication of JPS62166402A publication Critical patent/JPS62166402A/en
Publication of JPH06101665B2 publication Critical patent/JPH06101665B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To remove the adverse influence of other signals such as noise, to improve adjustment accuracy and to shorten an adjustment time by generating an input signal intermittently during the manufacture of a circuit board. CONSTITUTION:The input signal A from an input signal generating means 21 and the signal B+C obtained by passing the signal A through a delay circuit 24 and an amplifier 25 are supplied to a mixer 23 to impress their sum signal D to a detection part 26. The detection part 26 samples and holds 32a the multiplication signal of the signals D and E obtained by a delay circuit 29 and a multiplier 27 through an LPF 31a and makes a gain adjustment by using its output signal. Further, the multiplication signal of the signals D and F which is obtained by a delay circuit 30 and a multiplier 28 is sampled and held 32b through an LPF 31b and a phase adjustment is made by using its output signal.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

A 産業上の利用分野 B 発明の概要 C従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図)F 作用 G 実施例 Gz調整装置の全体構成(第2図) 02ill整装置の要部の構成(第1図)G3調整作業 H発明の効果 A 産業上の利用分野 本発明は、例えば回路基板の製造時においてこの回路基
板の調整を自動的に行なうのに使用して好適な回路基板
の調整装置に関する。
A. Field of industrial application B. Summary of the invention C. Prior art D. Problem to be solved by the invention E. Means for solving the problem (Fig. 1) F. Effect G. Overall configuration of the embodiment Gz adjustment device (Fig. Figure 2) Configuration of essential parts of 02ill adjustment device (Figure 1) G3 adjustment work H Effect of the invention A Industrial field of application The present invention automatically adjusts the circuit board during the manufacture of the circuit board, for example. The present invention relates to a circuit board adjustment device suitable for use in.

B 発明の概要 本発明は、例えば回路基板の製造時においてこの回路基
板の調整を自動的に行なうのに使用して好適な回路基板
の調整装置であって、入力信号発生手段と、この入力信
号発生手段からの入力信号を所定の時間だけ遅延させて
出力する遅延手段と、この遅延手段の出力信号と上記入
力信号とを混合する混合手段とを有し、遅延手段を調整
することにより混合手段の出力信号を所定の値に設定□
するようにした調整装置において、混合手段の出力信号
に遅延手段の出力信号が入力に帰還されて生じるノイズ
成分が混合しない区間が得られるように入力信号発生手
段からの入力信号を間欠的に発生するようにしたことに
より、ノイズ等の他の信号による調整時の悪影響がなく
なり、調整精度の向上及び調整時間の短縮が計れるよう
にしたものである。
B. Summary of the Invention The present invention is a circuit board adjustment device suitable for use, for example, in automatically adjusting a circuit board when manufacturing the circuit board. The mixing means has a delay means for delaying the input signal from the generation means by a predetermined time and outputting the delayed signal, and a mixing means for mixing the output signal of the delay means and the input signal, and the mixing means is controlled by adjusting the delay means. Set the output signal to the specified value □
In the adjusting device, the input signal from the input signal generating means is intermittently generated so as to obtain a section in which the noise component generated when the output signal of the delay means is fed back to the input of the output signal of the mixing means is obtained. By doing so, the adverse effects of other signals such as noise during adjustment are eliminated, and adjustment accuracy can be improved and adjustment time can be shortened.

C従来の技術 従来、回路基板の調整を自動的に行なう回路基 □板の
調整装置として、特開昭60−17503号公報に示さ
れるものが提案されていた。この調整装置は、検査の結
果により調整を行なうもので、第4図に示した如く構成
され、マイクロコンピュータシステム+11の制御によ
り、入力信号発生器群(2)から複数のアナログ入力信
号が発生する。入力信号発生器群(2)で発生した複数
のアナログ入力信号のうちの所定の信号が入力信号選択
器(3)で選択される。
C. Prior Art Conventionally, as a circuit board adjusting device for automatically adjusting a circuit board, one disclosed in Japanese Patent Application Laid-Open No. 17503/1983 has been proposed. This adjustment device performs adjustment based on the inspection results, and is configured as shown in Figure 4. Under the control of the microcomputer system +11, a plurality of analog input signals are generated from the input signal generator group (2). . A predetermined signal from among the plurality of analog input signals generated by the input signal generator group (2) is selected by the input signal selector (3).

この入力信号選択器(3)は、マイクロコンピュータシ
ステム(11により制御され、必要とされる調整。
This input signal selector (3) is controlled by a microcomputer system (11) and makes the necessary adjustments.

検査のためのアナログ信号が選択される。このアナログ
信号が、ピン冶具(12)を介して被−整基板(13)
に供給される。被調整基板(13)にディジタル回路が
含まれている場合は、ディジタル入力信号処理回路群(
7)より複数ビットの調整、検査のためのディジタル入
力信号が発生し、被調整基板(13)にピン治具(12
)を介して供給される。
An analog signal is selected for testing. This analog signal is sent to the board to be processed (13) via the pin jig (12).
supplied to If the board to be adjusted (13) includes a digital circuit, the digital input signal processing circuit group (
7) generates digital input signals for adjusting and inspecting multiple bits, and connects the pin jig (12) to the board to be adjusted (13).
).

このように、被調整基板(13)に調整検査のためのア
ナログ信号及びディジタル信号がピン治具(12)を介
して供給されることにより、被調整基板(13)よりピ
ン治具(I2)を介して測定出力信号が取り出される。
In this way, analog signals and digital signals for adjustment inspection are supplied to the substrate to be adjusted (13) via the pin jig (12), so that the substrate to be adjusted (13) is connected to the pin jig (I2). A measurement output signal is taken out via.

被調整基板(13)からのアナログ出力信号は、ピン治
具(12)を介してアナログ出力信号処理回路群(4)
に伝送される。アナログ出力信号の観測量に比例する直
流出力電圧への変換が、アナログ出力信号処理回路群(
4)により行なわれる。アナログ出力信号処理回路群(
4)とピン治具(12)との間には切換回路がなぐ、ピ
ン治具(12)のコンタクトピンとアナログ出力信号処
理回路群(4)の各回路とは直接接続されている。した
がって、アナログ出力信号処理回路群(4)から出力さ
れる直流電圧は、被調整基板(13)の観測点の観測量
に常に比例する。
The analog output signal from the substrate to be adjusted (13) is sent to the analog output signal processing circuit group (4) via the pin jig (12).
transmitted to. The conversion of the analog output signal to a DC output voltage proportional to the observed amount is performed by the analog output signal processing circuit group (
4). Analog output signal processing circuit group (
4) and the pin jig (12), and the contact pins of the pin jig (12) are directly connected to each circuit of the analog output signal processing circuit group (4). Therefore, the DC voltage output from the analog output signal processing circuit group (4) is always proportional to the observed amount at the observation point of the substrate to be adjusted (13).

アナログ出力信号処理回路群(4)で変換された複数の
直流出力電圧が、出力信号切換器(5)に供給され、何
れかひとつが選択される。この時、アナログ出力信号処
理回路群(4)により、観測量は、これに比例する直流
電圧に既に変換されているので、出力信号切換器+51
により観測点を高速で切り換えた時に伴うアナログ処理
回路の過渡現象が発生しない、出力信号切換器(5)で
選択された直流出力電圧が、A/D変換器(6)に供給
されディジタル量に変換され、マイクロコンピュータシ
ステムTl)で読み取られる。
A plurality of DC output voltages converted by the analog output signal processing circuit group (4) are supplied to an output signal switch (5), and one of them is selected. At this time, the analog output signal processing circuit group (4) has already converted the observed quantity into a DC voltage proportional to this, so the output signal switch +51
The DC output voltage selected by the output signal switcher (5), which does not cause transient phenomena in the analog processing circuit that occurs when switching observation points at high speed, is supplied to the A/D converter (6) and converted into a digital quantity. converted and read by a microcomputer system Tl).

被調整基板(13)にディジタル回路がある場合、被調
整基板(13)からのディジタル出力信号がピン治具(
12)を介してディジタル出力信号処理回路群(8)に
より処理され、マイクロコンピュータシステム(11で
読み取られる。
If the board to be adjusted (13) has a digital circuit, the digital output signal from the board to be adjusted (13) is connected to the pin jig (
12), processed by a digital output signal processing circuit group (8), and read by a microcomputer system (11).

調整時tは、マイクロコンピュータシステム+11は、
あらかじめ与えられている目標値と、A/D変換器(6
)でディジタル化された所定の観測点の観測値(又はデ
ィジタル出力信号処理回路群(8)により処理された所
定の観測点の観測値)との差から調整素子の調整必要量
を計算するすそして、マイクロコンピュータシステム+
11は、この調整必要量をパルスモータで駆動する命令
をパルスモータ制御器群(9)の所定の制御器に与え、
これによって所定の一整箇所の調整が行なわれる。マイ
クロコンピュータシステム(’11の指令でパルスモー
タが回動している間に、マイクロコンピュータシステム
(11は、次の点の調整について同様の処理を行なう。
At the time of adjustment, the microcomputer system +11 is
The target value given in advance and the A/D converter (6
) to calculate the required amount of adjustment of the adjustment element from the difference between the observed value at a predetermined observation point digitized by And microcomputer system +
11 gives a command to a predetermined controller of the pulse motor controller group (9) to drive this necessary amount of adjustment with a pulse motor;
This allows adjustment at a predetermined alignment point. While the pulse motor is rotating according to the command of the microcomputer system (11), the microcomputer system (11) performs similar processing for adjusting the following points.

このように、マイクロコンピュータシステム(1)は、
パルスモータ制御器群(9)に命令だけを与え、パルス
モータ群OIの制御はパルスモータ制御器群(9)が行
なう。然も、マイクロコンピュータの処理速度はパルス
モータの応答に比較して十分高速であるので、複数のモ
ータが同時に回っているようになり、複数の調整箇所に
対して同時的に調整を行なうことができる。
In this way, the microcomputer system (1)
Only commands are given to the pulse motor controller group (9), and the pulse motor controller group (9) controls the pulse motor group OI. However, since the processing speed of a microcomputer is sufficiently high compared to the response of a pulse motor, multiple motors are rotating at the same time, making it possible to make adjustments to multiple adjustment points at the same time. can.

このように調整が行なわれている間に、他の観測点につ
いての検査を行なうことができる。あらかじめマイクロ
コンピュータシステム(1)に与えられた目標値と観測
値とが比較され、その社較によって検査を行なうことが
できる。
While adjustments are being made in this way, other observation points can be inspected. The target value given to the microcomputer system (1) in advance and the observed value are compared, and inspection can be performed by comparing the values.

このようにしてマイクロコンピュータシステム(1)で
検査及び調整の制御を行なうことにより、複数箇所の検
査及び調整を簡単に行なうことが出来る。
By controlling the inspection and adjustment using the microcomputer system (1) in this manner, inspection and adjustment at a plurality of locations can be easily performed.

ところで、上述の如くして調整を行なう回路基板として
、ビデオテープレコーダ等に使用されるくし形フィルタ
が構成された回路基板がある。このくし形フィルタは、
一般にガラス遅延線等よりなる遅延回路が使用されてお
り、この遅延回路により遅延させた信号と遅延させてな
い信号とを処理することにより所定の信号を得るもので
ある。
By the way, as a circuit board for performing the adjustment as described above, there is a circuit board on which a comb-shaped filter used in video tape recorders and the like is constructed. This comb filter is
Generally, a delay circuit made of a glass delay line or the like is used, and a predetermined signal is obtained by processing a signal delayed by the delay circuit and a signal not delayed.

そして、この遅延回路の遅延量を調整装置により調整し
て、良好な信号処理が出来るものである。
Then, the amount of delay of this delay circuit is adjusted by an adjustment device to achieve good signal processing.

D 発明が解決しようとする問題点 ところが、上述の如きくし形フィルタの調整は、ゲイン
と位相が最適となるように調整する必要があるが、この
ゲイン調整と位相調整は検査用の信号が相互に影響し合
うため、ゲインと位相との同時調整を行なうと調整時間
が長くかかってしまう不都合があった。また、ガラス遅
延線等よりなる遅延回路は、比較的低コストの部品を使
用した場合には、スプリアス信号が遅延信号に遅れて発
生するため、このスプリアス信号が検査用の信号に影留
を及ぼし、ゲイン調整時の調整精度の低下を招いていた
。さらに、くし形フィルタを構成する回路内にイコライ
ザー等が組み込まれているに、このイコライザ等がある
ために信号の伝達時間が不均一になり、この場合にも調
整精度の低下を招いてしまっていた。
D. Problems to be Solved by the Invention However, when adjusting the comb filter as described above, it is necessary to adjust the gain and phase so that they are optimal. Therefore, if the gain and phase are adjusted at the same time, it takes a long time to adjust them. In addition, when relatively low-cost components are used in a delay circuit such as a glass delay line, spurious signals are generated after the delay signal, and this spurious signal may affect the test signal. This resulted in a decrease in adjustment accuracy during gain adjustment. Furthermore, although an equalizer is built into the circuit that makes up the comb filter, the signal transmission time becomes uneven due to the presence of the equalizer, which also causes a decrease in adjustment accuracy. Ta.

本発明は之等の点に鑑み、ノイズ成、分等の他の信号に
よる調整時の悪影響をなくして調整精度の向上及び調整
時間の短縮が計れる調整装置を提供することを目的とす
る。
In view of these points, it is an object of the present invention to provide an adjustment device that can improve adjustment accuracy and shorten adjustment time by eliminating the adverse effects of other signals such as noise components and components during adjustment.

E 問題点を解決するための手段 本発明の調整装置は、例えば第1図に示した如く、入力
信号発生手段(21)と、この入力信号発生手段(21
)からの入力信号を所定の時間だけ遅延させて出力する
遅延手段(24) 、  (25)と、この遅延手段(
24) 、  (25)の出力信号と入力信号とを混合
する混合手段(23)とを有し、遅延手段(24) 、
  (25>を調整することにより混合手段(23)の
出力信号を所定の値に設定するようにした調整装置にお
いて、混合手段(23)の出力信号に遅延手段(24)
 、  (25)の出力信号が入力に帰還されて生じる
ノイズ成分が混合しない区間が得られるように入力信号
発生手段(21)からの入力信号を間欠的に発生するよ
うにしたものである。
E. Means for Solving the Problems The adjusting device of the present invention, as shown in FIG.
) delay means (24), (25) for outputting the delayed input signal by a predetermined time;
24), a mixing means (23) for mixing the output signal of (25) and the input signal, and a delay means (24),
(25), in which the output signal of the mixing means (23) is set to a predetermined value by adjusting the output signal of the mixing means (23), the delay means (24)
, (25) The input signal from the input signal generating means (21) is intermittently generated so as to obtain a section in which the noise component generated when the output signal is fed back to the input is not mixed.

F 作用 本発明調整装置によると、入力信号発生手段(21)か
らの入力信号を間欠的に発生するようにして、混合手段
(23)の出力信号に遅延手段(2,4)。
F Effect According to the adjusting device of the present invention, the input signal from the input signal generating means (21) is generated intermittently, and the output signal of the mixing means (23) is delayed by the delay means (2, 4).

(25)の出力信号が入力に帰還されて生じるノイズ成
分力予混合しない区間が得られるようにしたことにより
、ノイズ等の他の信号による調整時の悪影響がなくなり
、調整精度の向上及び調整時間の短縮が計れる。
(25) By making it possible to obtain a section where the noise component force generated when the output signal is fed back to the input is not premixed, there is no adverse effect during adjustment due to other signals such as noise, improving adjustment accuracy and adjustment time. can be measured.

G 実施例 以下、本発明の調整装置の一実施例を、第1図〜第3図
を参照して説明しよう。
G. Example Hereinafter, an example of the adjusting device of the present invention will be described with reference to FIGS. 1 to 3.

91調整装置の全体構成 本例の調整装置は、全体の構成を第2図に示1[如く構
成する。この第2図において、(22)は調整を行なう
回路基板を示し、こ9回路基4(22)はビデオテープ
レコーダ等のNTSC方式のビデオ系回路蕎板である。
91 Overall Configuration of Adjustment Apparatus The overall configuration of the adjustment apparatus of this example is as shown in FIG. 2. In FIG. 2, (22) indicates a circuit board for performing adjustment, and this circuit board 4 (22) is an NTSC system video circuit board for a video tape recorder or the like.

、÷の回路基板(22)には後述する可変抵抗器、可変
容量等よりなる複数の調整部品(24a ) 、  (
25a )が設けである。そして、この回路基板(22
)の調整装置の構成部として、マイクロコンピュータ(
以下CPUと称す)  (35)及びこのCPU(35
)とデータバスラインにより双方向にデータの移送が可
能になったデータ部(36)とを有す。このCPU(3
5)からパルスモータ制御部(37)に指令信号を供給
可能で、この指令信号によりパルスモータ制御部(37
)がら複数のパルスモータ(38a ) 、  (38
b )  ・・・の中の所定のパルスモータ(38a 
)等を回転駆動させる。この夫々のパルスモータ(38
a ) +−(38b )・・・の先端には、ドライバ
ー等の工具の形状をした調整部品回動手段が取付けであ
る。また、CPU(35)から基準信号発生器(21)
に基準信号の発生を指示し、基準信号発生器(21)が
ら回路基板(22)の所定箇所に基準信号を供給する。
, ÷ circuit board (22) has a plurality of adjustment parts (24a), (
25a) is provided. Then, this circuit board (22
) as a component of the adjustment device of the microcomputer (
(hereinafter referred to as CPU) (35) and this CPU (35)
) and a data section (36) in which data can be transferred bidirectionally via a data bus line. This CPU (3
5) can supply a command signal to the pulse motor control section (37), and this command signal causes the pulse motor control section (37
) with multiple pulse motors (38a), (38
b) The specified pulse motor (38a
) etc. are driven to rotate. Each of these pulse motors (38
a) An adjusting part rotating means in the shape of a tool such as a screwdriver is attached to the tip of +-(38b).... Also, from the CPU (35) to the reference signal generator (21)
The reference signal generator (21) instructs the reference signal generator (21) to generate a reference signal, and supplies the reference signal to a predetermined location on the circuit board (22).

また、回路基板(22)の所定箇所から検波部(26)
に、回路基板(22)内の所定の回路を介した基準信号
を供給する。そして、この検波部(26)の他に、同様
に構成された複数の検波部<26’)等を有し、夫々の
検波部(26) 、  (26’)・・・からの検波信
号を信号選択部(39)に供給し、この信号選択部(3
9)で所定の検波部(例えば検波部(26))からの検
波信号を、アナログ・ディジタル変換器(A/D変換器
)  (40)によりディジタル信号とした後、CPU
(35)に供給する。
In addition, a detection unit (26) is connected to a predetermined location on the circuit board (22).
A reference signal is supplied to the circuit board (22) via a predetermined circuit. In addition to this detecting section (26), it has a plurality of similarly configured detecting sections <26'), etc., and receives detected signals from the respective detecting sections (26), (26'), etc. The signal is supplied to the signal selection section (39), and this signal selection section (3
In step 9), the detection signal from a predetermined detection unit (for example, the detection unit (26)) is converted into a digital signal by an analog-to-digital converter (A/D converter) (40), and then the CPU
(35).

G2調整装置の要部の構成 次に、本例の調整装置の基準信号発生器(21)から検
波部(26)までの構成について、第1図を参照して説
明する。第1図に示した構成は、ビデオ系回路基板(2
2)のくし形フィルタ回路の構成部品の調整を行なうた
めのものである。即ち、基準信号発生器(21)から回
路基板(22)の基準信号入力端子(22a)に基準信
号を供給する。この基準信号発生器(21)は、一定の
期間ごとに基準信号の発振、停止を繰り返えす。この入
力端子(22a)から基準信号を混合器(23)及び遅
延回路(24)に供給する。遅延回路(24)により遅
延された基準信号を増幅器(25)を介して混合器(2
3)に供給する。ここで、遅延回路(24)及び1つ 増幅器(25)の特性は夫々可変容量(24a)及び可
変抵抗器(25a)により調整が可能である。そして、
入力端子(22a)から直接供給される基準信号と遅延
回路(24)及び増幅器(25)を介して供給される基
準信号との和を混合器(23)が検出し、この和信号を
出力端子(22b )に供給する。
Configuration of Main Parts of G2 Adjustment Device Next, the configuration of the adjustment device of this example from the reference signal generator (21) to the detection section (26) will be explained with reference to FIG. The configuration shown in Figure 1 consists of a video circuit board (2
This is for adjusting the components of the comb filter circuit (2). That is, a reference signal is supplied from the reference signal generator (21) to the reference signal input terminal (22a) of the circuit board (22). This reference signal generator (21) can repeatedly oscillate and stop the reference signal at regular intervals. A reference signal is supplied from this input terminal (22a) to a mixer (23) and a delay circuit (24). The reference signal delayed by the delay circuit (24) is sent to the mixer (2) via the amplifier (25).
3). Here, the characteristics of the delay circuit (24) and one amplifier (25) can be adjusted by a variable capacitor (24a) and a variable resistor (25a), respectively. and,
The mixer (23) detects the sum of the reference signal supplied directly from the input terminal (22a) and the reference signal supplied via the delay circuit (24) and amplifier (25), and outputs this sum signal to the output terminal. (22b).

この出力端子(22b )に得られる和信号を、検波部
(26)内の第1及び第2の乗算器(27)及び(28
)の一方の乗算信号入力端子に供給する。また、出力端
子(22b )に得られる和信号を、第1の遅延回路(
29)を介して第1の乗算器(27)の他方の乗算信号
入力端子に供給すると共に、この第1の遅延回路(29
)の出力信号を第2の遅延回路(30)を介して第2の
乗算器(28)の他方の乗算信号入力端子に供給する。
The sum signal obtained at this output terminal (22b) is transmitted to the first and second multipliers (27) and (28) in the detection section (26).
) is supplied to one of the multiplication signal input terminals. Further, the sum signal obtained at the output terminal (22b) is transferred to the first delay circuit (
29) to the other multiplication signal input terminal of the first multiplier (27), and this first delay circuit (29)
) is supplied to the other multiplication signal input terminal of the second multiplier (28) via the second delay circuit (30).

そして、第1の乗算器(27)で直接出力端子(22b
)から供給される和信号と第1の遅延回路(29)を介
して供給される和信号とを乗算し、第2の乗算器(28
)で直接出力端子(22b)から供給される和信号と第
1及び第2の遅延回路(29)及び(30)を介して供
給Z される和信号とを乗算する。そして、第2の乗算器(2
7)により乗算した乗算信号を第1のローパスフィルタ
(31a)及び第1のサンプルホールド回路(32a 
)を介してゲイン調整検波信号出力端子(33)に供給
する。また、第2の乗算器(28)により乗算した乗算
信号を第2のローパスフィルタ(31b)及び第2のサ
ンプルホールド回路(32b)を介して位相調整検波信
号出力端子(34)に供給する。
Then, the first multiplier (27) directly outputs the output terminal (22b
) is multiplied by the sum signal supplied via the first delay circuit (29), and the second multiplier (28
), the sum signal directly supplied from the output terminal (22b) is multiplied by the sum signal Z supplied via the first and second delay circuits (29) and (30). Then, the second multiplier (2
7) is applied to the first low-pass filter (31a) and the first sample-and-hold circuit (32a).
) is supplied to the gain adjustment detection signal output terminal (33). Further, the multiplied signal multiplied by the second multiplier (28) is supplied to the phase adjustment detection signal output terminal (34) via the second low-pass filter (31b) and the second sample-hold circuit (32b).

G3調整作業 次に、この第1図に示した回路基板(22)の調整作業
について説明する。まず、基準信号発生器(21)が例
えば約3.58MHzの周波数信号を基準信号として出
力するとし、この基準信号を例えば第3図Aにエンベロ
ープ波形を示す如き信号とする。
G3 Adjustment Work Next, the adjustment work for the circuit board (22) shown in FIG. 1 will be explained. First, it is assumed that the reference signal generator (21) outputs a frequency signal of, for example, about 3.58 MHz as a reference signal, and this reference signal is, for example, a signal whose envelope waveform is shown in FIG. 3A.

即ち、この基準信号は、2H(Hは水平期間)の走査期
間約3.58MHzの信号を発振した後、2Hの走査期
間発振を停めることを繰り返して行く。そして遅延回路
(24)及び増幅器(25)を介した基準信号は、第3
図Bに示す如<IHの走査期間遅れた信号となる。例え
ば、第3図に示す如く走査期間がIHごとにI、  U
、 II、 IV、  I・・・と繰り返して変化して
行くとすると、基準信号発生器(21)が期間1.  
IIで約3.58MHzの信号を発振し、期間■、■で
発振を止めた場合、理想的には遅延回路(24)及び増
幅器(25)を介した遅延基準信号は期間n、mで約3
.58MHzの信号を発振し、期間1.IVで発振を止
める。ところが実際には、第3図Bの遅延基準信号から
さらにIHの期間遅れた期間111. ■のスプリアス
信号(第3図C)が発生する。このスプリアス信号は、
基準信号が減衰した信号である。このため、実際の遅延
基準信号は第3図Bに示す信号と第3図Cに示す信号と
が重畳された信号となる。そして、混合器(23)で、
この重畳された信号と基準信号(第3図A)との和信号
を混合器(23)が出力する。この和信号は第3図りに
示す如く、期間Iでは第3図Aに示す基準信号がそのま
ま出力され、期間■では第3図Aに示す基準信号と第3
図Bに示す遅延信号との和信号(本例ではわずかな振幅
の信号)となって出力され、期間■では第3図Bに示す
遅延信号と第3図Cに示すスプリアス信号とが重畳され
た信号となって出力され、期間■では第3図Cに示すス
プリアス信号がそのまま出力される。このようにして第
3図りに示す如き和信号が出力端子(22b)から検波
部(26)側に供給される。
That is, this reference signal repeatedly oscillates at approximately 3.58 MHz during a 2H scanning period (H is a horizontal period) and then stops the oscillation during a 2H scanning period. Then, the reference signal via the delay circuit (24) and amplifier (25) is transmitted to the third
As shown in FIG. B, the signal is delayed by the scanning period of <IH. For example, as shown in FIG. 3, the scanning period is I, U for each IH.
, II, IV, I..., the reference signal generator (21) changes during period 1.
If a signal of approximately 3.58 MHz is oscillated in II and the oscillation is stopped in periods ■ and ■, ideally the delayed reference signal via the delay circuit (24) and amplifier (25) will be approximately 3.58 MHz in periods n and m. 3
.. A 58MHz signal is oscillated, and the period 1. Stop oscillation with IV. However, in reality, the period 111. A spurious signal (3) (C in FIG. 3) is generated. This spurious signal is
This is a signal obtained by attenuating the reference signal. Therefore, the actual delay reference signal is a signal in which the signal shown in FIG. 3B and the signal shown in FIG. 3C are superimposed. Then, in the mixer (23),
The mixer (23) outputs a sum signal of this superimposed signal and the reference signal (FIG. 3A). As shown in Figure 3, this sum signal is output as it is in the period I, the reference signal shown in Figure 3A is output, and in the period ■, the reference signal shown in Figure 3A and the third
It is output as a sum signal (a signal with a slight amplitude in this example) with the delayed signal shown in Figure B, and in period ■, the delayed signal shown in Figure 3B and the spurious signal shown in Figure 3C are superimposed. In period (3), the spurious signal shown in FIG. 3C is output as is. In this way, a sum signal as shown in the third diagram is supplied from the output terminal (22b) to the detection section (26) side.

そして、この和信号が第1及び第2の乗算器(27)及
び(28)の夫々の一方の乗算信号入力端子に供給され
る。そして、第1の乗算器(27)の他方の乗算信号入
力端子に供給される信号は、第3図りに示す和信号を第
1の遅延回路(29)を介してIHの期間遅延させた信
号(第3図E)となる。このため、第1の乗算1(27
)の乗算出力信号は、第3図りに示す和信号と第3図E
に示すIH遅延させた和信号との乗算信号となり、この
乗算信号を第1のローパスフィルタ(31a)によりD
C変換した後第1のサンプルホールド回路(32a)に
供給する。この第1のサンプルホールド回路(32a)
は、期間■の乗算信号をホールドしてゲイン調整検波信
号出力端子(33)に供給し、この信号によりゲイン調
整が行なわれる。即ち、上述の第2図例で説明したCP
U(35)がこの信号を(25a )を回動させること
で調整が行なわれる。
This sum signal is then supplied to one multiplication signal input terminal of each of the first and second multipliers (27) and (28). The signal supplied to the other multiplication signal input terminal of the first multiplier (27) is a signal obtained by delaying the sum signal shown in the third diagram by the period of IH via the first delay circuit (29). (Figure 3E). For this reason, the first multiplication 1 (27
) is the sum signal shown in Figure 3 and the output signal shown in Figure 3 E.
The result is a multiplied signal with the IH delayed sum signal shown in FIG.
After C conversion, the signal is supplied to the first sample hold circuit (32a). This first sample and hold circuit (32a)
holds the multiplication signal of the period ■ and supplies it to the gain adjustment detection signal output terminal (33), and gain adjustment is performed using this signal. That is, the CP explained in the example of FIG.
Adjustment is performed by U (35) rotating (25a) this signal.

そして、このゲイン調整用の出力端子(33)に得られ
る信号は、第3図の期間■で示す信号がホールドされた
ものであるので、この期間■に直接乗算器(27)に供
給される基準信号の和信号(第3図D)にはスプリアス
信号が重畳されてなく、第1の遅延回路(29)から乗
算器(27)に供給される信号(第3図E)は基準信号
だけの信号であるので、乗算信号にスプリアス信号の影
響はなく、このスプリアス信号の影響のない信号でゲイ
ン調整が行なわれる。
Since the signal obtained at this gain adjustment output terminal (33) is the signal shown in period ■ in Fig. 3 held, it is directly supplied to the multiplier (27) during this period ■. No spurious signal is superimposed on the sum signal of the reference signals (D in Figure 3), and the signal supplied from the first delay circuit (29) to the multiplier (27) (E in Figure 3) is only the reference signal. Therefore, the multiplication signal is not affected by the spurious signal, and gain adjustment is performed using a signal that is not affected by the spurious signal.

また、第2の乗算器(28)の他方の乗算信号入力端子
に供給される信号は、第3図Eに示す信号を第2の遅延
回路(30)を介してIHの期間遅延させた信号(第3
図F)となる。このため、第2の乗算器(28)の乗算
出力信号は、第3図りに示す和信号と第3図Fに示す2
H遅延させた和信号との乗算信号となり、この乗算信号
を第2のローパスフィルタ(31b )によりDC変換
した後第2のサンプルホールド回路(32b)に供給す
る。この第2のサンプルホールド回路(32b)は、期
間■の乗算信号をホールドして位相調整検波信号出力端
子(34)に供給し、この信号により位相調整が行なわ
れる。即ち、上述の第2図例で説明した調整部品(24
a)及び(25a)を回動させることで調整が行なわれ
る。そして、この位相調整用の出力端子(34)に得ら
れる信号は、第3図の期間■で示す信号がホールドされ
たものであるので、この期間■に直接乗算器(28)に
供給される基準信号の和信号(第3図D)は基板(22
)の遅延回路(24)及び増幅器(25)側を通って遅
延された信号(スプリアス信号も含む)だけで、第2の
遅延回VIK(30)から乗算器(28)に供給される
信号(第3図F)は基準信号だけの信号であるので、乗
算信号は基板(22)の遅延回路(24)及び増幅器(
25)側の信号と基準信号との状態の信号となるため、
基板(22)の遅延状態による位相を検知することが出
来、位相調整が行なわれる。
Further, the signal supplied to the other multiplication signal input terminal of the second multiplier (28) is a signal obtained by delaying the signal shown in FIG. 3E by the period of IH via the second delay circuit (30). (3rd
Figure F). Therefore, the multiplication output signal of the second multiplier (28) is the sum signal shown in Figure 3 and the 2 signal shown in Figure 3F.
It becomes a multiplied signal with the sum signal delayed by H, and this multiplied signal is DC-converted by the second low-pass filter (31b) and then supplied to the second sample-and-hold circuit (32b). This second sample and hold circuit (32b) holds the multiplied signal of the period (3) and supplies it to the phase adjustment detection signal output terminal (34), and phase adjustment is performed using this signal. That is, the adjustment parts (24
Adjustment is performed by rotating a) and (25a). Since the signal obtained at this phase adjustment output terminal (34) is the signal shown in period ■ in FIG. 3 held, it is directly supplied to the multiplier (28) during this period ■. The sum signal of the reference signals (Fig. 3D) is transmitted to the substrate (22
) is supplied from the second delay circuit VIK (30) to the multiplier (28) by only the delayed signal (including spurious signals) passing through the delay circuit (24) and amplifier (25) side. Since the signal shown in FIG. 3F is only the reference signal, the multiplication signal is transmitted through the delay circuit (24) on the board (22) and the amplifier (
25) side signal and the reference signal, so
The phase due to the delay state of the substrate (22) can be detected, and phase adjustment is performed.

以上のようにしてゲインと位相の調整が行なわれ、実際
にはCPU(35)により出力端子(33)に得られる
ゲイン調整検波信号と出力端子(34)に得られる位相
調整検波信号との両方の信号を同時に判断することによ
り、自動的に良好な調整が行なわれる。そしてゲイン調
整と位相調整とは、夫々第3図の期間■の信号と■の信
号とを検出して行なわれるので、例え調整を同時に行な
ってもゲイン調整用の信号と位相調整用の信号とが個々
に最適な期間の信号をホールドした信号となり、相互に
干渉することはなく、短時間にゲインと位相双方の調整
が行なわれる。また、ゲイン調整を行なう信号は、スプ
リアス信号の含まれない信号なので、スプリアス信号の
影響なく良好なゲイン調整が行なわれる。なお、位相調
整時にはこのスプリアス信号は含まれていても良好な調
整が行なわれる。さらに、基準信号が断続的に供給され
ることにより、検波部(26)側で直接混合器(23)
に供給される信号と遅延回路(24)側を介して供給さ
れる信号とを分けて検出出来るので、調整を行なう期間
内の回路の信号の伝達時間が不均一であっても調整精度
に影響を及ぼさない。さらにまた、調整する基板の状態
に調整精度が影響されないため、この調整装置は汎用性
が高いと共に調整装置自体の調整(メンテナンス)に手
間がかからない。
Gain and phase adjustment is performed as described above, and in reality, both the gain-adjusted detection signal obtained at the output terminal (33) and the phase-adjusted detection signal obtained at the output terminal (34) by the CPU (35) A good adjustment is automatically made by judging the signals simultaneously. Gain adjustment and phase adjustment are performed by detecting the signals in periods ① and ① in Figure 3, respectively, so even if adjustments are made at the same time, the gain adjustment signal and the phase adjustment signal will not match. The signals are obtained by holding the signals of the optimum period individually, and there is no interference with each other, and both the gain and phase are adjusted in a short time. Further, since the signal for performing gain adjustment is a signal that does not contain spurious signals, good gain adjustment can be performed without the influence of spurious signals. Note that even if this spurious signal is included during phase adjustment, good adjustment is performed. Furthermore, by intermittently supplying the reference signal, the detection unit (26) directly mixes the mixer (23).
Since the signal supplied to the circuit and the signal supplied via the delay circuit (24) can be detected separately, even if the transmission time of the signal in the circuit during the adjustment period is uneven, it will not affect the adjustment accuracy. does not affect Furthermore, since the adjustment accuracy is not affected by the condition of the substrate to be adjusted, this adjustment device has high versatility, and the adjustment (maintenance) of the adjustment device itself does not require much effort.

なお、基準信号発生器(21)が発振、停止を繰り返す
のは上述実施例では2Hごととしたが、例えばPAL方
式のビデオ系回路基板の調整を行なうときには4Hごと
にする等、随時最適な間隔を選択出来る。但しこの場合
には、第1及び第2の遅延回路(29)及び(30)の
遅延量等を変える必要がある。さらにまた、本発明は上
述実施例に限らず、本発明の要旨を逸脱することなく、
その他種々の構成が取り得ることは勿論である。
The reference signal generator (21) repeatedly oscillates and stops every 2H in the above embodiment, but it may be set at an optimum interval at any time, such as every 4H when adjusting a PAL video circuit board. You can choose. However, in this case, it is necessary to change the delay amount, etc. of the first and second delay circuits (29) and (30). Furthermore, the present invention is not limited to the above-mentioned embodiments, and without departing from the gist of the present invention,
Of course, various other configurations are possible.

H発明の効果 本発明調整装置によると、入力信号発生手段(21)か
らの入力信号を間欠的に発生するようにして、混合手段
(23)の出力信号に遅延手段(24)。
Effects of the Invention According to the adjusting device of the present invention, the input signal from the input signal generating means (21) is generated intermittently, and the output signal of the mixing means (23) is delayed by the delay means (24).

(25)の出力信号が入力に帰還されて生じるノイズ成
分が混合しない区間が得られるようにしたことにより、
ノイズ等の他の信号による調整時の悪影響がなくなり、
調整精度の向上及び調整時間の短縮が計れる利益がある
By making it possible to obtain a section in which the noise component generated when the output signal of (25) is fed back to the input is not mixed,
Eliminates the negative effects of other signals such as noise during adjustment.
There are benefits of improving adjustment accuracy and shortening adjustment time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の調整装置の一実施例の要部を示す構成
図、第2図は第1図例の全体構成を示す構成図、第3図
は第1図例の説明に供する線図、第4図は従来の回路基
板の調整装置を示す構成図である。 (21)は基準信号発生器、(23)は混合器、−(2
4)は遅延回路、−(25)は増幅器、(26)は検波
部である。
FIG. 1 is a configuration diagram showing the main parts of an embodiment of the adjustment device of the present invention, FIG. 2 is a configuration diagram showing the overall configuration of the example in FIG. 1, and FIG. 3 is a line diagram for explaining the example in FIG. 1. 4 are configuration diagrams showing a conventional circuit board adjusting device. (21) is a reference signal generator, (23) is a mixer, -(2
4) is a delay circuit, -(25) is an amplifier, and (26) is a detection section.

Claims (1)

【特許請求の範囲】  入力信号発生手段と、該入力信号発生手段からの入力
信号を所定の時間だけ遅延させて出力する遅延手段と、
該遅延手段の出力信号と上記入力信号とを混合する混合
手段とを有し、 上記遅延手段を調整することにより上記混合手段の出力
信号を所定の値に設定するようにした調整装置において
、 上記混合手段の出力信号に上記遅延手段の出力信号が入
力に帰還されて生じるノイズ成分が混合しない区間が得
られるように上記入力信号発生手段からの入力信号を間
欠的に発生するようにしたことを特徴とする調整装置。
[Scope of Claims] An input signal generating means; a delay means for delaying the input signal from the input signal generating means by a predetermined time and outputting the delayed signal;
In the adjusting device, the adjusting device has a mixing means for mixing the output signal of the delaying means and the input signal, and the output signal of the mixing means is set to a predetermined value by adjusting the delaying means. The input signal from the input signal generating means is intermittently generated so that a section is obtained in which a noise component generated when the output signal of the delaying means is fed back to the input of the mixing means is not mixed with the output signal of the mixing means. Characteristic adjustment device.
JP940486A 1986-01-20 1986-01-20 Adjusting device Expired - Fee Related JPH06101665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP940486A JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP940486A JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Publications (2)

Publication Number Publication Date
JPS62166402A true JPS62166402A (en) 1987-07-22
JPH06101665B2 JPH06101665B2 (en) 1994-12-12

Family

ID=11719478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP940486A Expired - Fee Related JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Country Status (1)

Country Link
JP (1) JPH06101665B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051533A1 (en) * 2014-09-30 2016-04-07 富士機械製造株式会社 Component mounting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051533A1 (en) * 2014-09-30 2016-04-07 富士機械製造株式会社 Component mounting device
JPWO2016051533A1 (en) * 2014-09-30 2017-07-13 富士機械製造株式会社 Component mounting equipment

Also Published As

Publication number Publication date
JPH06101665B2 (en) 1994-12-12

Similar Documents

Publication Publication Date Title
US4495470A (en) Offset balancing method and apparatus for a DC amplifier
US5642300A (en) Precision voltage/current/power source
JPH09138248A (en) Device and method for measuring rf electric power
JPS62166402A (en) Adjusting device
JPH07221613A (en) Trigger circuit
US4816723A (en) Variable speed motor control method and apparatus
US5488369A (en) High speed sampling apparatus and method for calibrating the same
JP4156941B2 (en) Multiple channel digitizer skew correction apparatus and correction method between channels
JP2582906B2 (en) Method for measuring DC current / voltage characteristics of semiconductor device
JP2001056359A (en) Semiconductor testing device
JP3054155B2 (en) Time advance device
JPH102937A (en) Ic tester
JPH0679051B2 (en) Abnormal waveform inspection device
JPS62165992A (en) Regulator
CN109856929B (en) Signal processing device and processing method, alignment system and alignment method and photoetching machine
JPS62166403A (en) Inspecting instrument for circuit board
KR0129475B1 (en) Noise-removing circuit of anglog/digital converter
JPH05504616A (en) sampling circuit
SU1402052A1 (en) Method and device for loading structures for strength test
JPH06222107A (en) Maximum hysteresis error measuring method
JPS6128877A (en) Test system
JPH0651030A (en) Measuring device
JPH11242530A (en) Signal processor
JP2002131398A (en) Voltage generator
JPH08334567A (en) Signal processing circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees