JPH06101665B2 - Adjusting device - Google Patents

Adjusting device

Info

Publication number
JPH06101665B2
JPH06101665B2 JP940486A JP940486A JPH06101665B2 JP H06101665 B2 JPH06101665 B2 JP H06101665B2 JP 940486 A JP940486 A JP 940486A JP 940486 A JP940486 A JP 940486A JP H06101665 B2 JPH06101665 B2 JP H06101665B2
Authority
JP
Japan
Prior art keywords
signal
adjustment
adjusting
delay
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP940486A
Other languages
Japanese (ja)
Other versions
JPS62166402A (en
Inventor
淳夫 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP940486A priority Critical patent/JPH06101665B2/en
Publication of JPS62166402A publication Critical patent/JPS62166402A/en
Publication of JPH06101665B2 publication Critical patent/JPH06101665B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A 産業上の利用分野 B 発明の概要 C 従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図) F 作用 G 実施例 G1 調整装置の全体構成(第2図) G2 調整装置の要部の構成(第1図) G3 調整作業 H 発明の効果 A 産業上の利用分野 本発明は、例えば回路基板の製造時においてこの回路基
板の調整を自動的に行なうのに使用して好適な回路基板
の調整装置に関する。
A Industrial field B Outline of invention C Conventional technology D Problems to be solved by the invention E Means for solving problems (Fig. 1) F Action G Example G 1 Overall configuration of adjusting device ( (Fig. 2) Configuration of essential parts of G 2 adjusting device (Fig. 1) G 3 adjusting work H Effect of the invention A Industrial field of application The present invention automatically adjusts the circuit board when manufacturing the circuit board, for example. Circuit board adjusting apparatus suitable for use in performing the same.

B 発明の概要 本発明は、例えば回路基板の製造時においてこの回路基
板の調整を自動的に行なうのに使用して好適な回路基板
の調整装置であって、回路基板の遅延手段に入力信号発
生手段から信号を供給し、回路基板の遅延手段で遅延さ
せた信号と遅延させてない信号とを混合させた信号を、
所定の値に設定する調整装置において、混合手段の出力
信号に遅延手段の出力信号が入力に帰還されて生じるノ
イズ成分が混合しない区間が得られるように入力信号発
生手段からの入力信号を間欠的に発生するようにしたこ
とにより、ノイズ等の他の信号による調整時の悪影響が
なくなり、調整精度の向上及び調整時間の短縮が計れる
ようにしたものである。
B. Summary of the Invention The present invention is a circuit board adjusting device suitable for use in automatically adjusting a circuit board, for example, at the time of manufacturing the circuit board. A signal is supplied from the means, and a signal obtained by mixing the signal delayed by the delay means of the circuit board and the signal not delayed by
In the adjusting device for setting a predetermined value, the input signal from the input signal generating means is intermittently supplied so that a section in which the noise signal generated by the output signal of the delay means being fed back to the input is not mixed with the output signal of the mixing means is obtained. By making the noise occur, the adverse effect of other signals such as noise at the time of adjustment is eliminated, and the adjustment accuracy can be improved and the adjustment time can be shortened.

C 従来の技術 従来、回路基板の調整を自動的に行なう回路基板の調整
装置として、特開昭60-17503号公報に示されるものが提
案されていた。この調整装置は、検査の結果により調整
を行なうもので、第4図に示した如く構成され、マイク
ロコンピュータシステム(1)の制御により、入力信号
発生器群(2)から複数のアナログ入力信号が発生す
る。入力信号発生器群(2)で発生した複数のアナログ
入力信号のうち所定の信号が入力信号選択器(3)で選
択される。この入力信号選択器(3)は、マイクロコン
ピュータシステム(1)により制御され、必要とされる
調整,検査のためのアナログ信号が選択される。このア
ナログ信号が、ピン治具(12)を介して被調整基板(1
3)に供給される。被調整基板(13)にディジタル回路
が含まれている場合には、ディジタル入力信号処理回路
群(7)より複数ビットの調整,検査のためのディジタ
ル入力信号が発生し、被調整基板(13)にピン治具(1
2)を介して供給される。
C. Related Art Conventionally, as a circuit board adjusting device for automatically adjusting a circuit board, a device disclosed in Japanese Patent Laid-Open No. 60-17503 has been proposed. This adjusting device adjusts according to the result of the inspection, and is configured as shown in FIG. 4, and a plurality of analog input signals are input from the input signal generator group (2) by the control of the microcomputer system (1). Occur. A predetermined signal is selected by the input signal selector (3) from the plurality of analog input signals generated by the input signal generator group (2). The input signal selector (3) is controlled by the microcomputer system (1) and an analog signal for required adjustment and inspection is selected. This analog signal is transmitted via the pin jig (12) to the adjusted substrate (1
3) Supplied to. When the board to be adjusted (13) includes a digital circuit, a digital input signal for adjusting and inspecting a plurality of bits is generated from the digital input signal processing circuit group (7), and the board to be adjusted (13) Pin jig (1
2) Supplied via.

このように、被調整基板(13)に調整検査のためのアナ
ログ信号及びディジタル信号がピン治具(12)を介して
供給されることにより、被調整基板(13)よりピン治具
(12)を介して測定出力信号が取り出される。被調整基
板(13)からのアナログ出力信号は、ピン治具(12)を
介してアナログ出力信号処理回路群(4)に伝送され
る。アナログ出力信号の観測量に比例する直流出力電圧
への変換が、アナログ出力信号処理回路群(4)により
行なわれる。アナログ出力信号処理回路群(4)とピン
治具(12)との間には切換回路がなく、ピン治具(12)
のコンタクトピンとアナログ出力信号処理回路群(4)
の各回路とは直接接続されている。したがって、アナロ
グ出力信号処理回路群(4)から出力される直流電圧
は、被調整基板(13)の観測点の観測量に常に比例す
る。
In this way, the analog signal and the digital signal for the adjustment inspection are supplied to the adjustment target board (13) through the pin jig (12), so that the adjustment target board (13) causes the pin jig (12). The measurement output signal is taken out via. The analog output signal from the adjusted board (13) is transmitted to the analog output signal processing circuit group (4) via the pin jig (12). The analog output signal processing circuit group (4) converts the analog output signal into a DC output voltage proportional to the observed amount. There is no switching circuit between the analog output signal processing circuit group (4) and the pin jig (12).
Contact pin and analog output signal processing circuit group (4)
Are directly connected to each circuit. Therefore, the DC voltage output from the analog output signal processing circuit group (4) is always proportional to the amount of observation at the observation point of the adjusted substrate (13).

アナログ出力信号処理回路群(4)で変換された複数の
直流出力電圧が、出力信号切換器(5)に供給され、何
れかひとつが選択される。この時、アナログ出力信号処
理回路群(4)により、観測量は、これに比例する直流
電圧に既に変換されているので、出力信号切換器(5)
により観測点を高速で切り換えた時に伴うアナログ処理
回路の過渡現象が発生しない。出力信号切換器(5)で
選択された直流出力電圧が、A/D変換器(6)に供給さ
れディジタル量に変換され、マイクロコンピュータシス
テム(1)で読み取られる。
The plurality of DC output voltages converted by the analog output signal processing circuit group (4) are supplied to the output signal switcher (5), and any one of them is selected. At this time, the analog output signal processing circuit group (4) has already converted the observed amount into a DC voltage proportional thereto, so that the output signal switch (5)
As a result, the transient phenomenon of the analog processing circuit that occurs when switching the observation points at high speed does not occur. The DC output voltage selected by the output signal switcher (5) is supplied to the A / D converter (6), converted into a digital amount, and read by the microcomputer system (1).

被調整基板(13)にディジタル回路がある場合、被調整
基板(13)からのディジタル出力信号がピン治具(12)
を介してディジタル出力信号処理回路群(8)により処
理され、マイクロコンピュータシステム(1)で読み取
られる。
When the board to be adjusted (13) has a digital circuit, the digital output signal from the board to be adjusted (13) is the pin jig (12).
Is processed by the digital output signal processing circuit group (8) via the computer and read by the microcomputer system (1).

調整時には、マイクロコンピュータシステム(1)は、
あらかじめ与えられている目標値と、A/D変換器(6)
でディジタル化された所定の観測点の観測値(又はディ
ジタル出力信号処理回路群(8)により処理された所定
の観測点の観測値)との差から調整素子の調整必要量を
計算する。そして、マイクロコンピュータシステム
(1)は、この調整必要量をパルスモータで駆動する命
令をパルスモータ制御器群(9)の所定の制御器に与
え、これによって所定の調整箇所の調整が行なわれる。
マイクロコンピュータシステム(1)の指令でパルスモ
ータが回動している間に、マイクロコンピュータシステ
ム(1)は、次の点の調整について同様の処理を行な
う。このように、マイクロコンピュータシステム(1)
は、パルスモータ制御器群(9)に命令だけを与え、パ
ルスモータ群(10)の制御はパルスモータ制御器群
(9)が行なう。然も、マイクロコンピュータの処理速
度はパルスモータの応答に比較して十分高速であるの
で、複数のモータが同時に回っているようになり、複数
の調整箇所に対して同時的に調整を行なうことができ
る。
At the time of adjustment, the microcomputer system (1)
Target value given in advance and A / D converter (6)
The required adjustment amount of the adjustment element is calculated from the difference between the digitized observation value of the predetermined observation point (or the observation value of the predetermined observation point processed by the digital output signal processing circuit group (8)). Then, the microcomputer system (1) gives an instruction to drive the adjustment required amount by the pulse motor to a predetermined controller of the pulse motor controller group (9), and thereby a predetermined adjustment point is adjusted.
While the pulse motor is rotating by the command of the microcomputer system (1), the microcomputer system (1) performs the same processing for the adjustment of the next point. Thus, the microcomputer system (1)
Gives only an instruction to the pulse motor controller group (9), and the pulse motor controller group (9) controls the pulse motor group (10). However, since the processing speed of the microcomputer is sufficiently high compared to the response of the pulse motor, it becomes possible for multiple motors to rotate at the same time, and adjustments can be performed simultaneously for multiple adjustment points. it can.

このように調整が行なわれている間に、他の観測点につ
いての検査を行なうことができる。あらかじめマイクロ
コンピュータシステム(1)に与えられた目標値と観測
値とが比較され、その比較によって検査を行なうことが
できる。
While the adjustment is being performed in this way, inspections for other observation points can be performed. The target value previously given to the microcomputer system (1) and the observed value are compared, and the inspection can be performed by the comparison.

このようにしてマイクロコンピュータシステム(1)で
検査及び調整の制御を行なうことにより、複数箇所の検
査及び調整を簡単に行なうことが出来る。
By thus controlling the inspection and adjustment by the microcomputer system (1), it is possible to easily perform the inspection and adjustment at a plurality of points.

ところで、上述の如くして調整を行なう回路基板とし
て、ビデオテープレコーダ等に使用されるくし形フィル
タが構成された回路基板がある。このくし形フィルタ
は、一般にガラス遅延線等よりなる遅延回路が使用され
ており、この遅延回路により遅延させた信号と遅延させ
てない信号とを処理することにより所定の信号を得るも
のである。そして、この遅延回路の遅延量を調整装置に
より調整して、良好な信号処理が出来るものである。
By the way, as a circuit board which is adjusted as described above, there is a circuit board having a comb filter used in a video tape recorder or the like. This comb filter generally uses a delay circuit composed of a glass delay line or the like, and a predetermined signal is obtained by processing a signal delayed by this delay circuit and a signal not delayed. Then, the delay amount of this delay circuit is adjusted by the adjusting device, and good signal processing can be performed.

D 発明が解決しようとする問題点 ところが、上述の如きくし形フィルタの調整は、ゲイン
と位相が最適となるように調整する必要があるが、この
ゲイン調整と位相調整は検査用の信号が相互に影響し合
うため、ゲインと位相との同時調整を行なうと調整時間
が長くかかってしまう不都合があった。また、ガラス遅
延線等よりなる遅延回路は、比較的低コストの部品を使
用した場合には、スプリアス信号が遅延信号に遅れて発
生するため、このスプリアス信号が検査用の信号に影響
を及ぼし、ゲイン調整時の調整精度の低下を招いてい
た。さらに、くし形フィルタを構成する回路内にイコラ
イザー等が組み込まれているに、このイコライザ等があ
るために信号の伝達時間が不均一になり、この場合にも
調整精度の低下を招いてしまっていた。
D The problem to be solved by the invention is that the adjustment of the comb filter as described above needs to be adjusted so that the gain and the phase are optimum. Therefore, if the gain and the phase are simultaneously adjusted, it takes a long time to adjust. Further, the delay circuit composed of a glass delay line or the like, when a relatively low-cost component is used, a spurious signal is generated behind the delayed signal, so this spurious signal affects the signal for inspection, This caused a decrease in adjustment accuracy during gain adjustment. Furthermore, even though an equalizer is incorporated in the circuit that constitutes the comb filter, the transmission time of the signal becomes non-uniform due to the presence of this equalizer, and in this case as well, the adjustment accuracy is reduced. It was

本発明は之等の点に鑑み、ノイズ成分等の他の信号によ
る調整時の悪影響をなくして調整精度の向上及び調整時
間の短縮が計れる調整装置を提供することを目的とす
る。
The present invention has been made in view of the above points, and an object thereof is to provide an adjusting device that can improve the adjustment accuracy and shorten the adjustment time by eliminating the adverse effects of other signals such as noise components during adjustment.

E 問題点を解決するための手段 本発明の調整装置は、例えば第1図及び第2図に示した
如く、入力信号を所定の時間だけ遅延させて出力する遅
延手段(24),(25)と、この遅延手段(24),(25)
の出力信号と上記入力信号とを混合する混合手段(23)
とを備え、遅延手段(24),(25)を調整することで、
混合手段(23)の出力信号を所定の値に設定できる回路
基板(22)を調整する調整装置において、調整動作を制
御する制御手段(35)と、この制御手段(35)からの制
御に基づいて回路基板(22)に上記入力信号を供給する
入力信号発生手段(21)と、制御手段(35)からの制御
に基づいて遅延手段(24),(25)の調整を行う調整手
段(37),(38a),(38b)と、混合手段(23)の出力
信号を検波し検波データを制御手段に供給する検波手段
(26)とを設け、制御手段(35)の制御に基づいて入力
信号発生手段(21)から発生する上記入力信号を、混合
手段(23)の出力信号に遅延手段(24),(25)の出力
信号が入力に帰還されて生じるノイズ成分が混合しない
期間が得られるように、間欠的に発生させるようにした
ものである。
E Means for Solving Problems The adjusting device of the present invention is, for example, as shown in FIGS. 1 and 2, delay means (24), (25) for delaying an input signal by a predetermined time and outputting it. And this delay means (24), (25)
Mixing means (23) for mixing the output signal of the input signal and the input signal
By adjusting the delay means (24) and (25),
An adjusting device for adjusting a circuit board (22) capable of setting an output signal of a mixing means (23) to a predetermined value is based on a control means (35) for controlling an adjusting operation and a control from the control means (35). The input signal generating means (21) for supplying the input signal to the circuit board (22) and the adjusting means (37) for adjusting the delay means (24), (25) under the control of the control means (35). ), (38a), (38b) and a detection means (26) for detecting the output signal of the mixing means (23) and supplying the detection data to the control means, and inputting based on the control of the control means (35). The input signal generated from the signal generating means (21) is mixed with the output signal of the mixing means (23) and the output signals of the delay means (24) and (25) are fed back to the input to obtain a period in which a noise component is not mixed. As described above, it is generated intermittently.

F 作用 本発明調整装置によると、入力信号発生手段(21)から
の入力信号を間欠的に発生するようにして、混合手段
(23)の出力信号に遅延手段(24),(25)の出力信号
が入力に帰還されて生じるノイズ成分が混合しない区間
が得られるようにしたことにより、ノイズ等の他の信号
による調整時の悪影響がなくなり、調整精度の向上及び
調整時間の短縮が計れる。
According to the adjusting device of the present invention, the input signal from the input signal generating means (21) is intermittently generated so that the output signals of the mixing means (23) are output from the delay means (24) and (25). Since the section in which the noise components generated by the signal being fed back to the input are not mixed is obtained, the adverse effect at the time of adjustment by other signals such as noise can be eliminated, and the adjustment accuracy can be improved and the adjustment time can be shortened.

G 実施例 以下、本発明の調整装置の一実施例を、第1図〜第3図
を参照して説明しよう。
G Example Hereinafter, one example of the adjusting device of the present invention will be described with reference to FIGS.

G1 調整装置の全体構成 本例の調整装置は、全体の構成を第2図に示す如く構成
する。この第2図において、(22)は調整を行なう回路
基板を示し、この回路基板(22)はビデオテープレコー
ダ等のNTSC方式のビデオ系回路基板である。この回路基
板(22)には後述する可変抵抗器,可変容量等よりなる
複数の調整部品(24a),(25a)が設けてある。そし
て、この回路基板(22)の調整装置の構成部として、マ
イクロコンピュータ(以下CPUと称す)(35)及びこのC
PU(35)とデータバスラインにより双方向にデータの移
送が可能になったデータ部(36)とを有す。このCPU(3
5)からパルスモータ制御部(37)に指令信号を供給可
能で、この指令信号によりパルスモータ制御部(37)か
ら複数のパルスモータ(38a),(38b)・・・の中の所
定のパルスモータ(38a)等を回転駆動させる。この夫
々のパルスモータ(38a),(38b)・・・の先端には、
ドライバー等の工具の形状をした調整部品回動手段が取
付けてある。また、CPU(35)から基準信号発生器(2
1)に基準信号の発生を指示し、基準信号発生器(21)
から回路基板(22)の所定箇所に基準信号を供給する。
また、回路基板(22)の所定箇所から検波部(26)に、
回路基板(22)内の所定の回路を介した基準信号を供給
する。そして、この検波部(26)の他に、同様に構成さ
れた複数の検波部(26′)等を有し、夫々の検波部(2
6),(26′)・・・からの検波信号を信号選択部(3
9)に供給し、この信号選択部(39)で所定の検波部
(例えば検波部(26))からの検波信号を、アナログ・
ディジタル変換器(A/D変換器)(40)によりディジタ
ル信号とした後、CPU(35)に供給する。
Overall Configuration of G 1 Adjusting Device The adjusting device of this example has an overall configuration as shown in FIG. In FIG. 2, (22) shows a circuit board for adjustment, and this circuit board (22) is an NTSC system video system circuit board such as a video tape recorder. The circuit board (22) is provided with a plurality of adjusting parts (24a) and (25a) composed of a variable resistor, a variable capacitance and the like which will be described later. A microcomputer (hereinafter referred to as CPU) (35) and this C are used as a component of the adjusting device of the circuit board (22).
It has a PU (35) and a data section (36) capable of bidirectionally transferring data by a data bus line. This CPU (3
A command signal can be supplied from the pulse motor control unit (37) to the pulse motor control unit (37), and the command signal causes the pulse motor control unit (37) to output a predetermined pulse among the plurality of pulse motors (38a), (38b), ... The motor (38a) etc. is driven to rotate. At the tip of each pulse motor (38a), (38b) ...
An adjusting component rotating means in the shape of a tool such as a screwdriver is attached. In addition, the reference signal generator (2
Instruct 1) to generate the reference signal, and set the reference signal generator (21).
Supplies a reference signal to a predetermined portion of the circuit board (22).
In addition, from the predetermined portion of the circuit board (22) to the detection unit (26),
A reference signal is supplied via a predetermined circuit in the circuit board (22). Further, in addition to the detection section (26), a plurality of detection sections (26 ') having the same configuration are provided, and each detection section (2
The detection signals from 6), (26 ') ...
9), and the detection signal from a predetermined detection section (for example, the detection section (26)) is supplied to the analog selection circuit (39) by the signal selection section (39).
The signal is converted into a digital signal by the digital converter (A / D converter) (40) and then supplied to the CPU (35).

G2 調整装置の要部の構成 次に本例の調整装置の基準信号発生器(21)から検波部
(26)までの構成について、第1図を参照して説明す
る。第1図に示した構成は、ビデオ系回路基板(22)の
くし形フィルタ回路の構成部品の調整を行なうためのも
のである。即ち、基準信号発生器(21)から回路基板
(22)の基準信号入力端子(22a)に基準信号を供給す
る。この基準信号発生器(21)は、一定の期間ごとに基
準信号の発振,停止を繰り返えす。この入力端子(22
a)から基準信号を混合器(23)及び遅延回路(24)に
供給する。遅延回路(24)により遅延された基準信号を
増幅器(25)を介して混合器(23)に供給する。ここ
で、遅延回路(24)及び増幅器(25)の特性は夫々可変
容量(24a)及び可変抵抗器(25a)により調整が可能で
ある。そして、入力端子(22a)から直接供給される基
準信号と遅延回路(24)及び増幅器(25)を介して供給
される基準信号との和を混合器(23)が検出し、この和
信号を出力端子(22b)に供給する。この出力端子(22
b)に得られる和信号を、検波部(26)内の第1及び第
2の乗算器(27)及び(28)の一方の乗算信号入力端子
に供給する。また、出力端子(22b)に得られる和信号
を、第1の遅延回路(29)を介して第1の乗算器(27)
の他方の乗算信号入力端子に供給すると共に、この第1
の遅延回路(29)の出力信号を第2の遅延回路(30)を
介して第2の乗算器(28)の他方の乗算信号入力端子に
供給する。そして、第1の乗算器(27)で直接出力端子
(22b)から供給される和信号と第1の遅延回路(29)
を介して供給される和信号とを乗算し、第2の乗算器
(28)で直接出力端子(22b)から供給される和信号と
第1及び第2の遅延回路(29)及び(30)を介して供給
される和信号とを乗算する。そして、第2の乗算器(2
7)により乗算した乗算信号を第1のローパスフィルタ
(31a)及び第1のサンプルホールド回路(32a)を介し
てゲイン調整検波信号出力端子(33)に供給する。ま
た、第2の乗算器(28)により乗算した乗算信号を第2
のローパスフィルタ(31b)及び第2のサンプルホール
ド回路(32b)を介して位相調整検波信号出力端子(3
4)に供給する。
Configuration of Main Part of G 2 Adjustment Device Next, the configuration from the reference signal generator (21) to the detection unit (26) of the adjustment device of this example will be described with reference to FIG. The configuration shown in FIG. 1 is for adjusting the components of the comb filter circuit of the video system circuit board (22). That is, the reference signal is supplied from the reference signal generator (21) to the reference signal input terminal (22a) of the circuit board (22). This reference signal generator (21) repeats oscillation and stop of the reference signal at regular intervals. This input terminal (22
The reference signal is supplied from a) to the mixer (23) and the delay circuit (24). The reference signal delayed by the delay circuit (24) is supplied to the mixer (23) via the amplifier (25). Here, the characteristics of the delay circuit (24) and the amplifier (25) can be adjusted by the variable capacitor (24a) and the variable resistor (25a), respectively. Then, the mixer (23) detects the sum of the reference signal directly supplied from the input terminal (22a) and the reference signal supplied through the delay circuit (24) and the amplifier (25), and the sum signal is detected. Supply to the output terminal (22b). This output terminal (22
The sum signal obtained in b) is supplied to one multiplication signal input terminal of the first and second multipliers (27) and (28) in the detection section (26). Further, the sum signal obtained at the output terminal (22b) is passed through the first delay circuit (29) to the first multiplier (27).
Is supplied to the other multiplication signal input terminal of
The output signal of the delay circuit (29) is supplied to the other multiplication signal input terminal of the second multiplier (28) via the second delay circuit (30). Then, the sum signal directly supplied from the output terminal (22b) in the first multiplier (27) and the first delay circuit (29)
Is multiplied by the sum signal supplied through the second multiplier (28) and the sum signal supplied directly from the output terminal (22b) and the first and second delay circuits (29) and (30). Multiply with the sum signal supplied via. Then, the second multiplier (2
The multiplication signal multiplied by 7) is supplied to the gain adjustment detection signal output terminal (33) via the first low-pass filter (31a) and the first sample hold circuit (32a). In addition, the multiplication signal multiplied by the second multiplier (28) is
Through the low pass filter (31b) and the second sample and hold circuit (32b) of the phase adjustment detection signal output terminal (3
4) Supply to.

G3 調整作業 次に、この第1図に示した回路基板(22)の調整作業に
ついて説明する。まず、基準信号発生器(21)が例えば
約3.58MHzの周波数信号を基準信号として出力すると
し、この基準信号を例えば第3図Aにエンベローブ波形
を示す如き信号とする。即ち、この基準信号は、2H(H
は水平期間)の走査期間約3.58MHzの信号を発振した
後、2Hの走査期間発振を停めることを繰り返して行く。
そして遅延回路(24)及び増幅器(25)を介した基準信
号は、第3図Bに示す如く1Hの走査期間遅れた信号とな
る。例えば、第3図に示す如く走査期間が1HごとにI,I
I,III,IV,I・・・と繰り返して変化して行くとすると、
基準信号発生器(21)が期間I,IIで約3.58MHzの信号を
発振し、期間III,IVで発振を止めた場合、理想的には遅
延回路(24)及び増幅器(25)を介した遅延基準信号は
期間II,IIIで約3.58MHzの信号を発振し、期間I,IVで発
振を止める。ところが実際には、第3図Bの遅延基準信
号からさらに1Hの期間遅れた期間III,IVのスプリアス信
号(第3図C)が発生する。このスプリアス信号は、基
準信号が減衰した信号である。このため、実際の遅延基
準信号は第3図Bに示す信号と第3図Cに示す信号とが
重畳された信号となる。そして、混合器(23)で、この
重畳された信号と基準信号(第3図A)との和信号を混
合器(23)が出力する。この和信号は第3図Dに示す如
く、期間Iでは第3図Aに示す基準信号がそのまま出力
され、期間IIでは第3図Aに示す基準信号と第3図Bに
示す遅延信号との和信号(本例ではわずかな振幅の信
号)となって出力され、期間IIIでは第3図Bに示す遅
延信号と第3図Cに示すスプリアス信号とが重畳された
信号となって出力され、期間IVでは第3図Cに示すスプ
リアス信号がそのまま出力される。このようにして第3
図Dに示す如き和信号が出力端子(22b)から検波部(2
6)側に供給される。
G 3 Adjustment Work Next, the adjustment work of the circuit board (22) shown in FIG. 1 will be described. First, it is assumed that the reference signal generator (21) outputs a frequency signal of, for example, about 3.58 MHz as a reference signal, and this reference signal is, for example, a signal having an envelope waveform shown in FIG. 3A. That is, this reference signal is 2H (H
After oscillating a signal of about 3.58 MHz in the scanning period of the horizontal period), the oscillation of the scanning period of 2H is stopped.
The reference signal passed through the delay circuit (24) and the amplifier (25) becomes a signal delayed by the scanning period of 1H as shown in FIG. 3B. For example, as shown in FIG.
I, III, IV, I ...
When the reference signal generator (21) oscillates a signal of about 3.58 MHz in the periods I and II and stops the oscillation in the periods III and IV, ideally the delay circuit (24) and the amplifier (25) are used. The delayed reference signal oscillates a signal of about 3.58 MHz in periods II and III, and stops oscillation in periods I and IV. However, in reality, spurious signals (FIG. 3C) in periods III and IV delayed by 1H from the delayed reference signal in FIG. 3B are generated. This spurious signal is a signal in which the reference signal is attenuated. Therefore, the actual delayed reference signal is a signal in which the signal shown in FIG. 3B and the signal shown in FIG. 3C are superimposed. Then, in the mixer (23), the mixer (23) outputs the sum signal of the superimposed signal and the reference signal (FIG. 3A). As shown in FIG. 3D, the sum signal is the same as the reference signal shown in FIG. 3A during the period I, and the reference signal shown in FIG. 3A and the delayed signal shown in FIG. 3B are outputted during the period II. It is output as a sum signal (a signal having a slight amplitude in this example), and is output as a signal in which the delayed signal shown in FIG. 3B and the spurious signal shown in FIG. 3C are superimposed in period III. In period IV, the spurious signal shown in FIG. 3C is output as it is. In this way the third
The sum signal as shown in Fig. D is output from the output terminal (22b) to the detection section (2
6) Supplied to the side.

そして、この和信号が第1及び第2の乗算器(27)及び
(28)の夫々の一方の乗算信号入力端子に供給される。
そして、第1の乗算器(27)の他方の乗算信号入力端子
に供給される信号は、第3図Dに示す和信号を第1の遅
延回路(29)を介して1Hの期間遅延させた信号(第3図
E)となる。このため、第1の乗算器(27)の乗算出力
信号は、第3図Dに示す和信号と第3図Eに示す1H遅延
させた和信号との乗算信号となり、この乗算信号を第1
のローパスフィルタ(31a)によりDC変換した後第1の
サンプルホールド回路(32a)に供給する。この第1の
サンプルホールド回路(32a)は、期間IIの乗算信号を
ホールドしてゲイン調整検波信号出力端子(33)に供給
し、この信号によりゲイン調整が行なわれる。即ち、上
述の第2図例で説明したCPU(35)がこの信号を判断し
ながら、このCPU(35)によりパルスモータ(38a)及び
(38b)を制御し、調整部品(24a)及び(25a)を回動
させることで調整が行なわれる。そして、このゲイン調
整用の出力端子(33)に得られる信号は、第3図の期間
IIで示す信号がホールドされたものであるので、この期
間IIに直接乗算器(27)に供給される基準信号の和信号
(第3図D)にはスプリアス信号が重畳されてなく、第
1の遅延回路(29)から乗算器(27)に供給される信号
(第3図E)は基準信号だけの信号であるので、乗算信
号にスプリアス信号の影響はなく、このスプリアス信号
の影響のない信号でゲイン調整が行なわれる。
Then, this sum signal is supplied to one of the multiplication signal input terminals of the first and second multipliers (27) and (28).
The signal supplied to the other multiplication signal input terminal of the first multiplier (27) is obtained by delaying the sum signal shown in FIG. 3D for a period of 1H via the first delay circuit (29). It becomes a signal (Fig. 3E). Therefore, the multiplication output signal of the first multiplier (27) becomes a multiplication signal of the sum signal shown in FIG. 3D and the 1H delayed sum signal shown in FIG. 3E.
After being DC-converted by the low-pass filter (31a), the data is supplied to the first sample-hold circuit (32a). The first sample hold circuit (32a) holds the multiplication signal of the period II and supplies it to the gain adjustment detection signal output terminal (33), and the gain adjustment is performed by this signal. That is, while the CPU (35) described in the above-mentioned FIG. 2 example judges this signal, the CPU (35) controls the pulse motors (38a) and (38b), and the adjustment parts (24a) and (25a). ) Is adjusted by rotating. Then, the signal obtained at the output terminal (33) for gain adjustment is the period shown in FIG.
Since the signal indicated by II is held, the spurious signal is not superimposed on the sum signal (FIG. 3D) of the reference signal directly supplied to the multiplier (27) during this period II, and Since the signal (FIG. 3E) supplied from the delay circuit (29) to the multiplier (27) is only the reference signal, the multiplication signal is not affected by the spurious signal and is not affected by the spurious signal. Gain adjustment is performed on the signal.

また、第2の乗算器(26)の他方の乗算信号入力端子に
供給される信号は、第3図Eに示す信号を第2の遅延回
路(30)を介して1Hの期間遅延させた信号(第3図F)
となる。このため、第2の乗算器(28)の乗算出力信号
は、第3図Dに示す和信号と第3図Fに示す2H遅延させ
た和信号との乗算信号となり、この乗算信号を第2のロ
ーパスフィルタ(31b)によりDC変換した後第2のサン
プルホールド回路(32b)に供給する。この第2のサン
プルホールド回路(32b)は、期間IIIの乗算信号をホー
ルドして位相調整検波信号出力端子(34)に供給し、こ
の信号により位相調整が行なわれる。即ち、上述の第2
図例で説明したCPU(35)がこの信号を判断しながら、
このCPU(35)によりパルスモータ(38a)及び(38b)
を制御し、調整部品(24a)及び(25a)を回動させるこ
とで調整が行なわれる。そして、この位相調整用の出力
端子(34)に得られる信号は、第3図の期間IIIで示す
信号がホールドされたものであるので、この期間IIIに
直接乗算器(28)に供給される基準信号の和信号(第3
図D)は基板(22)の遅延回路(24)及び増幅器(25)
側を通って遅延された信号(スプリアス信号も含む)だ
けで、第2の遅延回路(30)から乗算器(28)に供給さ
れる信号(第3図F)は基準信号だけの信号であるの
で、乗算信号は基板(22)の遅延回路(24)及び増幅器
(25)側の信号と基準信号との状態の信号となるため、
基板(22)の遅延状態による位相を検知することが出
来、位相調整が行なわれる。
The signal supplied to the other multiplication signal input terminal of the second multiplier (26) is a signal obtained by delaying the signal shown in FIG. 3E for a period of 1H through the second delay circuit (30). (Fig. 3F)
Becomes Therefore, the multiplication output signal of the second multiplier (28) becomes a multiplication signal of the sum signal shown in FIG. 3D and the 2H delayed sum signal shown in FIG. 3F, and this multiplication signal is used as the second multiplication signal. After the DC conversion by the low-pass filter (31b), it is supplied to the second sample hold circuit (32b). The second sample hold circuit (32b) holds the multiplication signal of the period III and supplies it to the phase adjustment detection signal output terminal (34), and the phase adjustment is performed by this signal. That is, the above-mentioned second
While the CPU (35) explained in the figure example judges this signal,
This CPU (35) enables pulse motors (38a) and (38b)
Is adjusted and the adjustment parts (24a) and (25a) are rotated to perform the adjustment. The signal obtained at the output terminal (34) for phase adjustment is the signal shown in the period III of FIG. 3 that has been held, and is therefore directly supplied to the multiplier (28) during this period III. Sum signal of reference signals (3rd
Figure D) shows the delay circuit (24) and the amplifier (25) on the substrate (22).
The signal (FIG. 3F) supplied from the second delay circuit (30) to the multiplier (28) is only the reference signal, and only the signal (including the spurious signal) delayed through the side. Therefore, since the multiplication signal becomes a signal of the state of the delay circuit (24) and the amplifier (25) side of the substrate (22) and the reference signal,
The phase due to the delay state of the substrate (22) can be detected, and the phase is adjusted.

以上のようにしてゲインと位相の調整が行なわれ、実際
にはCPU(35)により出力端子(33)に得られるゲイン
調整検波信号と出力端子(34)に得られる位相調整検波
信号との両方の信号を同時に判断することにより、自動
的に良好な調整が行なわれる。そしてゲイン調整と位相
調整とは、夫々第3図の期間IIの信号とIIIの信号とを
検出して行なわれるので、例え調整を同時に行なっても
ゲイン調整用の信号と位相調整用の信号とが個々に最適
な期間の信号をホールドした信号となり、相互に干渉す
ることはなく、短時間にゲインと位相双方の調整が行な
われる。また、ゲイン調整を行なう信号は、スプリアス
信号の含まれない信号なので、スプリアス信号の影響は
なく良好なゲイン調整が行なわれる。なお、位相調整時
にはこのスプリアス信号は含まれていても良好な調整が
行なわれる。さらに、基準信号が断続的に供給されるこ
とにより、検波部(26)側で直接混合器(23)に供給さ
れる信号と遅延回路(24)側を介して供給される信号と
を分けて検出出来るので、調整を行なう期間内の回路の
信号の伝達時間が不均一であっても調整精度に影響を及
ぼさない。さらにまた、調整する基板の状態に調整精度
が影響されないため、この調整装置は汎用性が高いと共
に調整装置自体の調整(メンテナンス)に手間がかから
ない。
The gain and phase are adjusted as described above. Actually, both the gain adjustment detection signal obtained at the output terminal (33) and the phase adjustment detection signal obtained at the output terminal (34) by the CPU (35). By simultaneously determining the signals of, the good adjustment is automatically performed. Since the gain adjustment and the phase adjustment are performed by detecting the signals of the periods II and III of FIG. 3, respectively, the gain adjustment signal and the phase adjustment signal are detected even if the adjustments are performed simultaneously. Becomes a signal obtained by holding a signal of an optimum period individually, and does not interfere with each other, and both gain and phase are adjusted in a short time. Further, since the signal for which the gain adjustment is performed does not include the spurious signal, there is no influence of the spurious signal, and the favorable gain adjustment is performed. It should be noted that at the time of phase adjustment, good adjustment is performed even if this spurious signal is included. Further, by intermittently supplying the reference signal, the signal supplied directly to the mixer (23) on the detection section (26) side and the signal supplied via the delay circuit (24) side are separated. Since it can be detected, even if the signal transmission time of the circuit during the adjustment period is not uniform, the adjustment accuracy is not affected. Furthermore, since the adjustment accuracy is not affected by the state of the substrate to be adjusted, this adjusting device has high versatility and does not require adjustment (maintenance) of the adjusting device itself.

なお、基準信号発生器(21)が発振,停止を繰り返すの
は上述実施例では2Hごととしたが、例えばPAL方式のビ
デオ系回路基板の調整を行なうときには4Hごとにする
等、随時最適な間隔を選択出来る。但しこの場合には、
第1及び第2の遅延回路(29)及び(30)の遅延量等を
変える必要がある。さらにまた、本発明は上述実施例に
限らず、本発明の要旨を逸脱することなく、その他種々
の構成が取り得ることは勿論である。
The reference signal generator (21) repeatedly oscillates and stops every 2H in the above-mentioned embodiment. However, for example, every 4H when the PAL system video circuit board is adjusted, the optimum interval is maintained. Can be selected. However, in this case,
It is necessary to change the delay amounts of the first and second delay circuits (29) and (30). Furthermore, the present invention is not limited to the above-described embodiments, and it goes without saying that various other configurations can be adopted without departing from the gist of the present invention.

H 発明の効果 本発明調整装置によると、入力信号発生手段(21)から
の入力信号を間欠的に発生するようにして、混合手段
(23)の出力信号に遅延手段(24),(25)の出力信号
が入力に帰還されて生じるノイズ成分が混合しない区間
が得られるようにしたことにより、ノイズ等の他の信号
による調整時の悪影響がなくなり、調整精度の向上及び
調整時間の短縮が計れる利益がある。
H According to the adjusting device of the present invention, the input signal from the input signal generating means (21) is generated intermittently, and the delay means (24), (25) are added to the output signal of the mixing means (23). By making it possible to obtain a section in which the noise component generated when the output signal of is fed back to the input is not mixed, the adverse effect at the time of adjustment by other signals such as noise is eliminated, and the adjustment accuracy can be improved and the adjustment time can be shortened. Have a profit

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の調整装置の一実施例の要部を示す構成
図、第2図は第1図例の全体構成を示す構成図、第3図
は第1図例の説明に供する線図、第4図は従来の回路基
板の調整装置を示す構成図である。 (21)は基準信号発生器、(23)は混合器、(24)は遅
延回路、(25)は増幅器、(26)は検波部である。
FIG. 1 is a block diagram showing a main part of an embodiment of an adjusting apparatus of the present invention, FIG. 2 is a block diagram showing the overall structure of the example of FIG. 1, and FIG. 3 is a line used for explaining the example of FIG. FIG. 4 and FIG. 4 are configuration diagrams showing a conventional circuit board adjusting device. (21) is a reference signal generator, (23) is a mixer, (24) is a delay circuit, (25) is an amplifier, and (26) is a detector.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】入力信号を所定の時間だけ遅延させて出力
する遅延手段と、該遅延手段の出力信号と上記入力信号
とを混合する混合手段とを備え、上記遅延手段を調整す
ることで、上記混合手段の出力信号を所定の値に設定で
きる回路基板を調整する調整装置において、 調整動作を制御する制御手段と、該制御手段からの制御
に基づいて上記回路基板に上記入力信号を供給する入力
信号発生手段と、上記制御手段からの制御に基づいて上
記遅延手段の調整を行う調整手段と、上記混合手段の出
力信号を検波し検波データを上記制御手段に供給する検
波手段とを設け、 上記制御手段の制御に基づいて上記入力信号発生手段か
ら発生する上記入力信号を、上記混合手段の出力信号に
上記遅延手段の出力信号が入力に帰還されて生じるノイ
ズ成分が混合しない期間が得られるように、間欠的に発
生させるようにしたことを特徴とする調整装置。
1. A delay means for delaying and outputting an input signal by a predetermined time, and a mixing means for mixing an output signal of the delay means and the input signal, and adjusting the delay means. In an adjusting device for adjusting a circuit board capable of setting an output signal of the mixing means to a predetermined value, control means for controlling the adjusting operation, and supplying the input signal to the circuit board under the control of the control means. Input signal generating means, adjusting means for adjusting the delay means based on control from the control means, and detection means for detecting the output signal of the mixing means and supplying detection data to the control means are provided, Based on the control of the control means, the input signal generated from the input signal generating means is a noise component generated by the output signal of the mixing means being fed back to the output signal of the delay means. As free period if is obtained, the adjusting device being characterized in that so as to intermittently generate.
JP940486A 1986-01-20 1986-01-20 Adjusting device Expired - Fee Related JPH06101665B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP940486A JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP940486A JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Publications (2)

Publication Number Publication Date
JPS62166402A JPS62166402A (en) 1987-07-22
JPH06101665B2 true JPH06101665B2 (en) 1994-12-12

Family

ID=11719478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP940486A Expired - Fee Related JPH06101665B2 (en) 1986-01-20 1986-01-20 Adjusting device

Country Status (1)

Country Link
JP (1) JPH06101665B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10206320B2 (en) * 2014-09-30 2019-02-12 Fuji Corporation Component mounter

Also Published As

Publication number Publication date
JPS62166402A (en) 1987-07-22

Similar Documents

Publication Publication Date Title
US4831444A (en) Video camera device with separate camera head and signal processing circuit
JPH09138248A (en) Device and method for measuring rf electric power
JPH0149881B2 (en)
JP2002296329A (en) Testing apparatus for integrated circuit
JPH06161561A (en) Method and apparatus for control of electromechanical actuator
JPH06101665B2 (en) Adjusting device
US4816723A (en) Variable speed motor control method and apparatus
US5488369A (en) High speed sampling apparatus and method for calibrating the same
US6628004B1 (en) Device and method for generating a partially synthesized signal with very good dynamic quality for the acceleration of a rotor in an electrical drive mechanism
JP2731160B2 (en) Excitation level controller
US5168220A (en) Method and apparatus for measuring motor speed using a constant sampling time
JPS62166403A (en) Inspecting instrument for circuit board
JPS62165992A (en) Regulator
JPH102937A (en) Ic tester
JPH0374341B2 (en)
JP2507014B2 (en) Automatic gain control circuit
JPH0830221A (en) Display device
JP3016042B2 (en) Power analyzer
JPH04232477A (en) Method and circuit device for measuring small phase difference
JPH0352583A (en) Controller for drum motor
CA2073958C (en) Phase shift sample-and-hold circuit for determining the mean amplitude for periodic pulses
JP2902520B2 (en) Video signal processing device
JP2000249638A (en) Automatic optimum phase detection method in stress image system
JPS6128877A (en) Test system
JPS5850403B2 (en) Trimming method and device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees