JPS62163516A - 電子式遮断器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 過電流状態を判定し、この過電流状態が予定の期間の間
持続する時に、被保護回路を遮断する電子回路の遮断装
置を現在利用し得る。１９８４年６月２９日に出願され
た係属中の米国特許出願通し番号第６２６，３４１号に
は、この様な遮断器が記載されている。工業用電力系統
の３相の各々を通る回路電流を感知する様に変流器が設
けられる。変流器の２次電流をディジタル・プロセッサ
で連続的に標本化して、任意の所定の時刻に於ける３相
の各々に於ける最大ＲＭＳ電流を決定する。

回路保護業界で周知の様に、遮断の為の時間過電流パラ
メータは、電力系統全体にわたって使われる種々の導体
に対する加熱効果に基づいている。

長期的な過電流状態は、電力母線導体の加熱に関係があ
ると考えられ、回路を遮断する前に、この過電流状態が
成る時間存在することを許す。短期的な過電流状態は電
力母線導体の間の電気接続部の加熱に関係があると考え
られる。こういう接続部に於ける所謂「接触抵抗」が温
度上昇と共に急速に増加するから、過電流状態は一層短
い期間内に遮断すべきである。最後に、短絡故障によっ
て起る大きな過電流状態は、故障状態が感知されたら直
ぐに遮断すべきである。この過電流の持続時間は、回路
の遮断を開始するまでの、長期的及び短期的な過電流の
遅延に較べて、瞬時的であると云われる。被保護回路を
通る電流を感知する為に使われる変流器は、磁心を用い
るが、こういう磁心は大きな故障電流状態で飽和する。

変流器の磁心の飽和後、電流のピーク値を正確に決定す
ることが出来るが、真のＲＭＳ電流が引続いて増加する
時、正確なＲＭＳの判定に必要な測定されるＲＭＳ電流
は減少する。従って、正確な過電流の判定を保証する為
に、変流器の磁心の飽和が発生した後に、感知される電
流のピーク値をディジタル・プロセッサによって解析す
べきである。過電流状態のピークの判定は、ピーク及び
ＲＭＳ電流の値の間の数学的な関係に基づく、実際のＲ
ＭＳ電流値の近似であるから、長期及び短期的な過電流
の判定にとって、ピーク電流の判定はそれ程正確ではな
く、所謂「迷惑」な引外しを起すことがある。こういう
影響が、１９８５年６月１０日に出願された係属中の米
国特許出願通し番号第７４３゜３３７号に記載されてお
り、ＲＭＳ電流波形の歪みに対する容量性及び誘導性回
路素子の影響と、電流が一層小さい長期的及び短期的な
過電流状態の時にピーク電流標本化式を用いる時にその
結果として起る不正確さの詳細については、この出願を
参照されたい。ＲＭＳ電流標本化方式は、変流器の磁心
が飽和する前の、被保護回路に対する加熱効果を極めて
正確に決定するが、ピーク電流標本化方式は、変流器の
磁心が飽和した後の加熱効果を正確に表示する。

この発明の目的は、変流器の磁心の飽和が発生したこと
を決定し、回路遮断手順を開始する前の予め選ばれた最
短遅延時間を打切る様に、電子回路の遮断装置内にある
ディジタル・プロセッサに命令する手段を提供すること
である。

発明の要約 この発明は、被保護回路内の電流を感知する磁心を持つ
変流器と、過電流状態が発生したことを決定すると共に
、予定の遅延時間の後に、回路を通る電流を遮断するデ
ィジタル・プロセッサとを用いる電子回路の遮断装置を
提供する。更にこの回路は、変流器の磁心の飽和の開始
を決定し、回路を遮断する前の予め選ばれた最短の遅延
時間を打切る様に、ディジタル・プロセッサに命令する
アナログ回路手段ををする。

好ましい実施例の説明 前に引用した係属中の米国特許出願通し番号第６２６．
３４１号に記載されているのと同様な遮断器制御装置１
０が第１図に示されており、３相工業用電力回路の各相
を標本化する変流器１１乃至１３と対地故障変流器１４
とが、１対の多重化器１５，２１．　サンプルホールド
増幅器１６，２２を介して二重多重化器１７に入力し、
線２３を介してＡ／Ｄ変換器２４内でディジタル化され
る。

Ａ／Ｄ変換器がデータ母線を介してマイクロプロセッサ
３０に入力するが、このデータ母線には、回路遮断機構
を作動する出力制御回路２６．入力されたデータを一時
的に貯蔵するＲＡＭ２８．及び時間−過電流比較の為の
アルゴリズムを貯蔵するＲＯＭ　　２９が接続されてい
る。トランシーバ２７が個々のマイクロプロセッサ３０
を複数個の同様な遮断器制御装置と接続する。各々の制
御装置は工業用配電回路全体にわたって区間選択性イン
ターロック機能の為のそれ自身の別々のマイクロプロセ
ッサを持っている。持久型メモリ３１が、個々の利用者
が選択する注文に従って、マイクロプロセッサに対する
予め選ばれた時間−過電流設定点を入力する。計器用変
圧器１８乃至２０が３相の夫々に接続され、電力計量及
び計算装置の場合と同様に、マイクロプロセッサに対し
て電圧データを供給する。この発明の変流器の磁心の飽
和を感知する回路２５を、以下「感知回路」と呼ぶが、
これが導体３２乃至３４を介して３相変流器１１乃至１
３の各々と直結になっていると共に、データ母線とも直
結になっている。マイクロプロセッサ３０の入力には、
二重導体線３５を介して接続され、出力制御回路２６に
は線７１を介して接続される。感知回路２５の動作を説
明する前に、第２図に示した時間−過電流引外しデータ
表示９を考えるのが役に立つ。長期領域８、破線で示し
た短期傾斜部７及び短期平坦領域６についての詳細は、
１９８５年７月２９日に出願された係属中の米国特許出
願通し番号第７６０．２２４号に記載されている。時間
−過電流引外し曲線は、今引用した米国特許出願に記載
されている様に、長期帯Ａ及び短期帯Ｂとして示す複数
個の時間の値を持っている。この明細書の説明では、短
期領域は被保護回路を通る定格電流の約１０倍まで及び
、この領域を遮断器の引外し設定値のＩＯＸ領域と呼ぶ
。前に述べた様に、第１図の１１乃至１４に示す様な変
流器は、定格電流の大体１０倍、又は引外し曲線のＩＯ
Ｘ領域の終りで飽和し始める。

検出回路２５は、感知された電流がＩＯＸ領域に達した
時、マイクロプロセッサ３０内の電流標本化アルゴリズ
ムを中断し、マイクロプロセッサが、持久型メモリ３１
内に貯蔵されている短期遅延の打切りを開始することが
出来る様にする。瞬時引外し領域５が約１５Ｘの所で、
破線によって示されている。

検出回路１５内にある部品が第３図に示されており、導
体３２乃至３４が直線ダイオードＤ１乃至Ｄ３を介して
、演算増幅器３８の一方の入力３６に接続されている。

導体３２乃至３４に発生する最高ピーク電流が演算増幅
器の入力に現われ、この増幅器は帰還導体３７により、
利得１の非反転バッファとして接続されている。入力３
６か引下げ抵抗Ｒ１を介して大地に接続され、演算増幅
器に対して適当な信号入力を供給する。−波コンデンサ
Ｃは疑似信号が、瞬時引外しの選択とじて設けられた、
比較器７０の試験入力に接続されている線３９に発生す
る出力信号に干渉しない様にする。比較器の基準入力が
導体７２及びＤ／Ａ変換器７３を介してデータ母線に接
続され、瞬時引外し設定点の値を受取って線３９の信号
と比較し、導体７１に出力用外し信号を発生する。導体
７１が、第１図に示す出力制御回路２６に直結になって
いて、遮断器を引外す。線３９に現われる信号が、限流
抵抗Ｒ２及び線４０．４１を介して第２の比較器４３の
試験入力に接続される。第２の比較器の基準入力が線４
２及びバイアス抵抗Ｒ５を介して５ボルト源に接続され
ると共に、バイアス抵抗Ｒ３，Ｒａを介して第２の５ボ
ルト源に接続される。抵抗Ｒ３，Ｒ４の中点が導体７４
を介して第２の比較器の出力に接続される。この比較器
は、線４１の入力が基準入力に供給された基準値を越え
る時、二重導体線３５を介してマイクロプロセッサに出
力を供給する。抵抗Ｒ３乃至Ｒ５は、両方の入力の電圧
が等しい時、比較器が振動しない様に保証する為、第２
の比較器にヒステリシスを持たせる様に配置されている
。第２の比較器４３の目的は、試験入力に印加された電
圧が、定格回路電流の１０Ｘ（即ち変流器の磁心が飽和
し始める電流）を現わす基準電圧を越えた時、マイクロ
プロセッサ３０内の電流標本化アルゴリズムを取消すこ
とである。二重導体線３５を介して割込み信号を受取る
と、マイクロプロセッサは直ちに予定の最大電流の値を
用いて、過電流のピックアップを決定し、過電流状態が
短期遅延の持続時間の間持続する場合に遮断器を引外す
為の短期遅延期間の打切りを始める。マイクロプロセッ
サからは二重導体線３５及び限流抵抗Ｒ６を介してエミ
ッタが大地に接続されたバイポーラ・トランジスタ４４
のベースに出力信号が送られる。このトランジスタのコ
レクタが第２の比較器の試験入力に接続されると共に、
線４０及び限流抵抗Ｒ２を介して演算増幅器の出力に接
続される。線３６の演算増幅器の入力電流信号が、短絡
故障を表わす定格電流の１５Ｘを越える時、線３９の出
力は、Ａ／Ｄ変換器から線７２を介して基準入力に供給
される瞬時引外し基準値を越え、比較器７０が線７１に
引外し信号出力を発生して、直ちに回路を遮断する。

マイクロプロセッサのＲＭＳ標本化アルゴリズムが第４
図のフローチャート４６に示されておるが、Ａ相電流を
標本化しく４８）　、Ａ相電流の自乗を加算する（４９
）ことにより、各相電流Ａ。

Ｂ、　　Ｃが連続的に標本化される（４７）。Ｂ相電流
が標本化され（５０）、Ｂ相電流の自乗の和が決定され
る（５１）。Ｃ相電流が標本化され（５２）、Ｃ相電流
の自乗の和が決定される（５３）。

対地故障電流が標本化され（５４）、対地故障電流の和
が決定される（５５）。これらの電流は１サイク゛ルに
２７回標本化され、標本化（４６）の後、第５図に示す
退転流アルゴリズムのフローチャート５６により、半サ
イクルが過ぎたかどうか（５８）の判定が下される。半
サイクルが過ぎていなければ、マイクロプロセッサが自
己試験アルゴリズムを行なう（６１）。半サイクルが過
ぎていれば、マイクロプロセッサは図面に示す様に、時
間−過電流保護アルゴリズム（５９）及びその他の保護
機能（６０）を実行する。変流器飽和アルゴリズムが第
６図に示すフローチャート（５７）に示されており、次
に述べる様に作用する。時間過電流保護アルゴリズム（
５９）を実施した後、変流器飽和フラグがセットされて
いるかどうかを判定しく６２）、セットされていなけれ
ば、マイクロプロセッサが利用する最大電流は実際の最
大各相電流（６３）である。変流器飽和プラグがセット
されていれば、マイクロプロセッサは過電流の判定の為
に、考えられる予定の最大電流（６４）を最大電流とし
て利用する。ＲＭＳ値を計算しく６５）、電流のＲＭＳ
値が短期ピックアップを越えるかどうかを判定し、越え
ていれば、ＲＭＳ短期遅延を用いる（６７）。電流のＲ
ＭＳ値が短期ピックアップの値を越えていなければ、１
ＭＳ電流が長期ピックアップ（６８）を越えているかど
うかを判定し、越えていれば、長期ＲＭＳ遅延の値を用
いる（６９）。

従って、第１図及び第３図に示す検出回路２５の動作か
ら、極めて正確なＲＭＳ電流値によって、マイクロプロ
セッサの内部で正確な時間−過電流の判定を下すことが
出来、長期及び短期ピックアップの値に於ける虚偽の引
外し効果を避けることが出来ることが判る。変流器の磁
心の飽和の開始を感知し、マイクロプロセッサは短期−
過電流状態に対して予め決定された遮断遅延時間を用い
る様に命令される。遮断器が瞬時過電流回路を随意選択
として備えている場合、瞬時過電流状態が存在するかど
うかを判定する為にピーク電流を用い、遮断器は、マイ
クロプロセッサからの命令を待たずに、直接的に引外さ
れる。

【図面の簡単な説明】

第１図はこの発明による変流器飽和検出回路と組合せて
ディジタル信号プロセッサを用いた電子回路の遮断装置
の回路図、 第２図は第１図のディジタル・プロセッサに使われる時
間−過電流パラメータを示すグラフ、第３図は第１図の
変流器飽和検出回路内にある電子部品を示す回路図、 第４図は第１図に示したディジタル・プロセッサの内部
で用いられるＲＭＳ標本化アルゴリズムを示すフローチ
ャート、 第５図は第１図に示したディジタル・プロセッサの内部
で用いられる過電流保護アルゴリズムを示すフローチャ
ート、 第６図は第４図にフローチャートで示した時間過電流ア
ルゴリズムを示すフローチャートである。 主な符号の説明 １１．１２，１３：変流器 ２５：電流感知回路 ２６二出力制御回路 ３０：マイクロプロセッサ

Claims (1)

1. 【特許請求の範囲】 １）被保護回路内の電流のＲＭＳの大きさを決定する電
   流感知手段と、 前記被保護回路内に接続されていて、指令によって該被
   保護回路を遮断する遮断手段と、 前記電流感知手段に接続されていて、前記電流の大きさ
   を貯蔵されている予定の過電流の値と比較すると共に、
   前記遮断手段に接続されていて、前記電流の大きさが予
   定の期間の間、貯蔵されている予定の過電流の値を越え
   る時に、前記遮断手段を作動して前記被保護回路を遮断
   する信号処理手段とを有し、該信号処理手段は、第１の
   レベルまでの前記電流の値及 び前記第１のレベルを越える第２のレベルの前記電流の
   値で作用する電子式遮断器。 ２）特許請求の範囲１）に記載した電子式遮断器に於て
   、前記電流感知手段が磁心入り変流器で構成される電子
   式遮断器。 ３）特許請求の範囲２）に記載した電子式遮断器に於て
   、前記変流器及び前記遮断手段に接続されていて、前記
   第２のレベルを越えるピークの過電流の値を決定すると
   共に、該ピークの大きさが前記第２のレベルを越える時
   に前記遮断手段を作動するピーク電流感知回路を有する
   電子式遮断器。 ４）特許請求の範囲３）に記載した電子式遮断器に於て
   、前記ピーク電流感知回路が、３相回路の各相に対して
   １つずつの３つの直線ダイオードを持ち、該３つのダイ
   オードの出力がバッファとして接続された演算増幅器の
   １つの入力に並列に接続されている電子式遮断器。 ５）特許請求の範囲４）に記載した電子式遮断器に於て
   、第１の比較器の入力が前記バッファの出力及び前記信
   号処理手段に接続されていて、前記バッファの出力を前
   記信号処理手段からのピーク基準値と比較すると共に、
   バッファの出力が前記ピーク基準値を越える時、前記遮
   断手段に対する引外し信号を出力する電子式遮断器。 ６）特許請求の範囲４）に記載した電子式遮断器に於て
   、第２の比較器の入力が前記バッファの出力に接続され
   ていて、前記バッファの出力を前記変流器に対する磁心
   飽和基準値と比較し、前記バッファの出力が前記磁心飽
   和基準値を越える時に、前記信号処理手段に対する遮断
   信号を出力する電子式遮断器。 ７）特許請求の範囲６）に記載した電子式遮断器に於て
   、前記バッファの出力が前記磁心飽和基準値を越える時
   に、前記比較器が信号処理手段に割込み、こうして前記
   変流器の磁心が飽和したという表示を前記信号処理手段
   に供給する電子式遮断器。 ８）特許請求の範囲７）に記載した電子式遮断器に於て
   、トランジスタのコレクタが前記バッファの出力及び前
   記第２の比較器の入力と共通に接続され、エミッタが大
   地に接続され、ベースが前記信号処理手段に接続される
   ことにより、信号処理手段が前記トランジスタに対する
   ベース駆動をして、該トランジスタをターンオンし、前
   記第２の比較器から遮断信号出力を取去る電子式遮断器
   。 ９）特許請求の範囲１）に記載した電子式遮断器に於て
   、前記信号処理手段がディジタル・プロセッサで構成さ
   れている電子式遮断器。 １０）特許請求の範囲７）に記載した電子式遮断器に於
   て、前記第２のレベルが前記磁心飽和基準レベルである
   電子式遮断器。