JPS62163479A - Video tex display device - Google Patents

Video tex display device

Info

Publication number
JPS62163479A
JPS62163479A JP61004761A JP476186A JPS62163479A JP S62163479 A JPS62163479 A JP S62163479A JP 61004761 A JP61004761 A JP 61004761A JP 476186 A JP476186 A JP 476186A JP S62163479 A JPS62163479 A JP S62163479A
Authority
JP
Japan
Prior art keywords
decoder
decoders
display
enlarged
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61004761A
Other languages
Japanese (ja)
Inventor
Yutaka Nakagawa
裕 中川
Ryoichi Suga
良一 須賀
Yoshimi Watanabe
渡辺 好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61004761A priority Critical patent/JPS62163479A/en
Publication of JPS62163479A publication Critical patent/JPS62163479A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To execute easily a display of a one-plane large picture by plural pieces of indicators corresponding to each decoder, by constituting the titled device so that coordinates of an original data are enlarged and converted to plural pieces of decoders, and thereafter, encoding for supplying. CONSTITUTION:A controller 1 being an information generating means converts an original data from the inside or the outside to prescribed enlarged coordinates information in accordance with plural pieces of decoders, respectively, and thereafter, encodes it, and outputs it by putting an ID of each decoder. Plural pieces of decoders 3A-3I which are connected in series decode ordinarily said enlarged image data which is inputted, without being conscious of the enlargement. Plural pieces of indicators 4A-4I which have been provided in accordance with each decoder display output information from each decoder, respectively. In such a way, an enlarged image can be obtained easily by plural pieces of indicators 4A-4I.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

A 産業上の利用分野 B 発明の概要 C従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図)F 作用 G 実施例 G1回路構成     (第1図〜第3図)G2@面の
拡大縮小表示(第4図、第5図)G3拡大データ変換 
 (第6図、第7図)G4ベゼル補正    (第8図
、89図)GslD番号の割付け (第10図、第11
図)G6外部同期     (第12図、第13図)G
7フローコントロール(第14図、第15図)H発明の
効果 A 産業上の利用分野 この発明は、ビデオテックス情報を複数個の表示器に拡
大表示する場合等に用いて好適なビデオテックス表示装
置に関する。
A. Field of industrial application B. Outline of the invention C. Conventional technology D. Problems to be solved by the invention E. Means for solving the problems (Fig. 1) F. Effect G. Example G1 circuit configuration (Fig. 1 - Figure 3) Enlarged/reduced display of G2@ plane (Figures 4 and 5) G3 enlarged data conversion
(Figures 6 and 7) G4 bezel correction (Figures 8 and 89) GslD number assignment (Figures 10 and 11)
Figure) G6 external synchronization (Figures 12 and 13) G
7 Flow Control (Figures 14 and 15)H Effects of the InventionA Field of Industrial ApplicationThe present invention provides a videotex display device suitable for use when enlarging and displaying videotex information on a plurality of displays, etc. Regarding.

B 発明の1a91;! この発明は、内部または外部からのデータに基づいて情
報を発生する情報発生手段において、原データの座標を
直列関係に配された複数個のデコーダに対応して所定の
拡大座標情報に夫々変換した後エンコードし、このエン
コードした拡大座標情報を複数個のデコーダに夫々供給
して対応する表示器により拡大表示することにより、容
易に拡大した画像が得られるようにしたものである。
B Invention 1a91;! This invention provides an information generating means that generates information based on internal or external data, which converts the coordinates of original data into predetermined enlarged coordinate information corresponding to a plurality of decoders arranged in series. The image is then encoded, and the encoded enlarged coordinate information is supplied to a plurality of decoders, respectively, and enlarged and displayed on the corresponding display, thereby making it possible to easily obtain an enlarged image.

C従来の技術 最近デパート、ショッピングセンタ、駅のコンコース、
ショー会場等で集客の為、マルチスクリーンシステムが
多数具られる。これ等のマルチスクリーンシステムは、
一般的にデジタイザや複数のVTR,ディスクプレイヤ
等を用い、単一のアナログビデオ信号を取り込み、この
取り込んだアナログビデオ信号をディジタル処理し、更
に複数のアナログビデオ信号に変換して夫々複数のディ
スプレイに入力してやるようにしている。
C. Conventional technology Recently, department stores, shopping centers, station concourses,
Many multi-screen systems are installed at show venues to attract customers. These multi-screen systems are
Generally, a digitizer, multiple VTRs, disk players, etc. are used to capture a single analog video signal, digitally process the captured analog video signal, and then convert it into multiple analog video signals, each of which can be displayed on multiple displays. I'm trying to type it in.

D 発明が解決しようとする問題点 ところが上述の如き従来のシステムの場合、複数のVT
Rやディスクプレイヤ特に高価なディジタイザを用いる
必要があるので高価となり、また、ディスプレイ情報の
更新に対してもビデオを撮り直し等で時間がか−る等の
欠点があった。
D Problems to be Solved by the Invention However, in the case of the conventional system as described above, multiple VT
R and disc players are expensive because they require the use of particularly expensive digitizers, and they also have disadvantages, such as the need to reshoot video to update display information, which takes time.

この発明は断る点に鑑みてなされたもので、ビデオテッ
クス情報を複数個の表示器に容易に拡大表示することが
できる安価なビデオテックス表示装置を提供するもので
ある。
The present invention has been made in view of the above points, and an object thereof is to provide an inexpensive videotex display device that can easily enlarge and display videotex information on a plurality of displays.

E 問題点を解決するための手段 この発明によるビデオテックス装置は、内部または外部
からのデータに基づいて情報を発生ずる情報発生手段(
1)と、この情報発生手段(1)に対して直列の関係に
配された複数個のデコーダ(3A)〜(3I)と、これ
等複数個のデコーダに対応して夫々設けられた複数個の
表示器(4八)〜(4I)とを備え、情報発生手段+1
1において原データの座標を複数個のデコーダ(3八)
〜(3■)に対応して所定の拡大座標情報に夫々変換し
た後エンコードし、このエンコードした拡大座標情報を
複数個のデコーダ(3八)〜(3■)に夫々供給して、
当該デコーダに対応する表示器により拡大表示を行うよ
うに構成している。
E. Means for Solving the Problems The Videotex device according to the present invention has information generating means (for generating information based on internal or external data).
1), a plurality of decoders (3A) to (3I) arranged in series with respect to the information generating means (1), and a plurality of decoders provided corresponding to the plurality of decoders. Displays (48) to (4I), information generation means +1
1, the coordinates of the original data are converted into multiple decoders (38).
Corresponding to ~(3■), each is converted into predetermined enlarged coordinate information and then encoded, and the encoded expanded coordinate information is supplied to a plurality of decoders (38) to (3■), respectively.
The display device corresponding to the decoder is configured to perform enlarged display.

F 作用 情報発生手段としてのコントローラ(1)において原デ
ータの座標を直列の関係に配された複数個のデコーダに
対応して所定の拡大座標情報に夫々変換した後エンコー
ドし、このエンコードした拡大座標情報に各デコーダの
■D番号を付して複数個のデコーダ(3^)〜(3I)
に夫々供給する。そして複数個のデコーダ(3A)〜(
3I)で拡大を意識することなく普通にデコードするこ
とにより、対応する複数個の表示器(4^)〜(4■)
に拡大された画像が表示される。
F In the controller (1) as action information generating means, the coordinates of the original data are converted into predetermined enlarged coordinate information corresponding to a plurality of decoders arranged in series and then encoded, and the encoded enlarged coordinates are encoded. Multiple decoders (3^) to (3I) by attaching the ■D number of each decoder to the information
supply each. And multiple decoders (3A) ~ (
By decoding normally without being conscious of enlargement with 3I), the corresponding multiple displays (4^) to (4■)
The enlarged image will be displayed.

G 実施例 以下、この発明の一実施例を第1図〜第15図に基づい
て詳しく説明する。
G. Example Hereinafter, an example of the present invention will be described in detail based on FIGS. 1 to 15.

01回路構成 第1図は本実施例の全体の構成を示すもので、同図にお
いて、(1)は内部または外部からのデータに基づいて
情報を発生ずる情報発生手段としてのコントローラであ
って、キーボード(2)や図示せずもプリンタ等が接続
されている。コントローラ(1)は通信(COMMUN
ICATION、以下COMと云う)ボート及び補助(
AtlXILIARY、以下、AUXと云う)ボートを
有し、00Mボートに内/外部からのデータベースを受
けて信号処理を行った後AUXボートより送信する。
01 Circuit Configuration FIG. 1 shows the overall configuration of this embodiment. In the figure, (1) is a controller as an information generating means that generates information based on internal or external data, A keyboard (2) and a printer (not shown) are connected. The controller (1) is a communication
ICATION (hereinafter referred to as COM) boat and auxiliary (
AtlXILIARY (hereinafter referred to as AUX) boat, the 00M boat receives internal/external databases, performs signal processing, and then transmits from the AUX boat.

コントローラ(1)に対して互いに直列の関係に複数個
例えば9個のデコーダ(3^)〜(3I)が設けられ、
各デコーダ(3A) 〜(3I)は00Mボート、AU
Xボートを有する。デコーダ(3八)の00Mボートは
コントローラ(1)のAUXポートと相互接続され、デ
コーダ(3Δ)のAUXポートはデコーダ(3B)の0
0Mボートと相互接続され、デコーダ(3B)のAUX
ボートはデコーダ(3C)のC0Mポートと相互接続さ
れ、デコーダ(3C)のAUXボートはデコーダ(3D
)のC0Mポートと相互接続され、以下同様に相互接続
され、実質的にコントローラ(11からi&後のデコー
ダ(3I)まで直列関係に接続され、各00Mボート及
びAUXボート間で双方向伝送できるようになされてい
る。
A plurality of decoders (3^) to (3I), for example, nine decoders, are provided in series with the controller (1),
Each decoder (3A) to (3I) is 00M boat, AU
Has an X boat. The 00M port of the decoder (38) is interconnected with the AUX port of the controller (1), and the AUX port of the decoder (3Δ) is connected to the 0M port of the decoder (3B).
Interconnected with 0M boat and AUX of decoder (3B)
The port is interconnected with the C0M port of the decoder (3C), and the AUX port of the decoder (3C) is interconnected with the C0M port of the decoder (3C).
) is interconnected with the C0M port of the controller (11) and the subsequent decoder (3I) is interconnected in the same manner, and is substantially connected in series from the controller (11 to the i & later decoder (3I), so that bidirectional transmission can be performed between each 00M boat and the AUX boat. is being done.

また、デコーダ(3Δ)〜(3■)に対応して表示器(
4^)〜(4I)が設けられ、これ等の表示器(4^)
〜(4I)には夫々デコーダ(3^)〜(3I)の出力
が供給される。つまり、こ\ではmxnの画面構成を一
例として3X3 (9個)の表示器(4A)〜(41)
を用いて形成する場合である。
In addition, the display (
4^) ~ (4I) are provided, and these indicators (4^)
The outputs of the decoders (3^) to (3I) are supplied to the decoders (3^) to (4I), respectively. In other words, in this case, using the mxn screen configuration as an example, 3x3 (9) displays (4A) to (41)
This is the case when it is formed using

コントローラ(11としては例えば第2図に示すような
構成のものが考えられる。すなわち同図において、(1
0)は中央処理装置(以下、CPUと云う)であって、
このCPU(10)に対して、システムROM (11
) 、ワークRAM (12) 、ビデオRAM (1
3) 、カラーパレットメモリ (14)、I10イン
タフェース(15)及びフロッピディスクインタフェー
ス(16)が設けられる。I10インタフェース(15
)には上述の00Mボート及びAUXボートが設けられ
、またこのI10インタフェース(15)からは後述さ
れる如く各デコーダの同期をとるための同期制御信号が
発生するようになされている。
For example, the controller (11) may have a configuration as shown in FIG.
0) is a central processing unit (hereinafter referred to as CPU),
For this CPU (10), the system ROM (11
), work RAM (12), video RAM (1
3) A color palette memory (14), an I10 interface (15) and a floppy disk interface (16) are provided. I10 interface (15
) is provided with the above-mentioned 00M port and AUX port, and this I10 interface (15) generates a synchronization control signal for synchronizing each decoder as described later.

表示用のビデオRAM(13)及びカラーパレットメモ
リ (14)の出力側にD/A変換回路(17)が設け
られる。また、CPU(10)に対してCRTコントロ
ーラ(30)が設けられ、このCRTコントローラ(3
0)はCPU(10)からの描画コマンドに応じてD/
A変換回路(17)に描画指示を与える。そしてD/A
変換回路(17)でD/A変換された信号がビデオ信号
処理回路(18)で信号処理されてR,G、Bの色信号
が形成され、これが表示器(19)に供給される。なお
ビデオRAM(13)のアドレス位置と表示器(19)
のスクリーン上の画素の位置とは1対1対応とされてい
る。
A D/A conversion circuit (17) is provided on the output side of the display video RAM (13) and color palette memory (14). Further, a CRT controller (30) is provided for the CPU (10), and this CRT controller (3
0) is D/D in response to the drawing command from the CPU (10).
A drawing instruction is given to the A conversion circuit (17). And D/A
The signal D/A converted by the conversion circuit (17) is processed by the video signal processing circuit (18) to form R, G, and B color signals, which are supplied to the display (19). The address position of the video RAM (13) and the display (19)
There is a one-to-one correspondence with the pixel positions on the screen.

デコーダ(3A)〜(3■)としては第3図に示すよう
な構成のものが考えられる。すなわち同図において、(
20)はCPUであって、このCPLI(20)に対し
てシステムROM (21) 、ワークRAM (22
) 、ビデオRAM (23) 、カラーパレットメモ
リ (24)及びI10インターフェース(25)が設
けられる。I10インターフェース(25)には上述の
00Mボート及びAUXボートが設けられ、またこのI
10インターフェース(25)には上述の同期制御信号
が供給されるようになされている。
The decoders (3A) to (3) may have a configuration as shown in FIG. In other words, in the same figure, (
20) is a CPU, and this CPLI (20) has a system ROM (21) and a work RAM (22).
), a video RAM (23), a color palette memory (24) and an I10 interface (25). The I10 interface (25) is provided with the above-mentioned 00M boat and AUX boat, and this
The above-mentioned synchronous control signal is supplied to the 10 interface (25).

表示用のビデオRAM(23)及びカラーパレットメモ
リ (24)の出力側にD/A変換回路(26)が設け
られる。また、CPU(20)に対してCRTコントロ
ーラ(40)が設けられ、このCRTコントローラ(4
0)はCPU(20)からの描画コマンドに応じてD/
A変換回路(26)に描画指示を与える。そしてD/A
変換回路(26)でD/A変換された信号が図示せずも
ビデオ信号処理回路で信号処理されてR,G、Bの色信
号となり対応する表示器(4A)〜(4■)の一つに供
給される。つまり、デコーダの構成はフロッピディスク
インターフェースと表示部がない以外はコントローラ(
11と同一構成でよく、勿論i10インターフェース(
25)に対してキーボードやプリンタ等を配するように
してもよい。
A D/A conversion circuit (26) is provided on the output side of the display video RAM (23) and color palette memory (24). Further, a CRT controller (40) is provided for the CPU (20).
0) is D/D in response to a drawing command from the CPU (20).
A drawing instruction is given to the A conversion circuit (26). And D/A
The signal D/A converted by the conversion circuit (26) is processed by a video signal processing circuit (not shown) to become R, G, and B color signals and displayed on one of the corresponding displays (4A) to (4). supplied to. In other words, the configuration of the decoder is the controller (
It can have the same configuration as 11, and of course has an i10 interface (
25) may be provided with a keyboard, printer, etc.

G2画面の拡大縮小表示 次に画面の拡大縮小表示に付き、第4図及び第5図を参
照して説明する。先ずステップ(イ)でプログラムを開
始し、CPU(10)によりフロッピディスクインター
フェース(16)を介してディスク(図示せず)にビッ
ト列で書き込まれζいる成る描画コマンドを読み出して
ワークRAM(12)に展開し、ステップ(ロ)で描画
コマンドのオペランドを解析して論理的(ユニット・ス
クリーン上)X−Y座標を計算し、第5図Aに示すよう
に成る点の座標P (x、y)の値を求める。次にステ
ップ(ハ)で求めた座標P (x、y)をα倍(但し、
αは拡大縮小率でα≧0である)し、X=αx、 Y=
αyより拡大縮小された結果の座標P’  (X、Y)
を求める。
G2 Screen Enlargement/Reduction Display Next, the enlargement/reduction display of the screen will be explained with reference to FIGS. 4 and 5. First, the program is started in step (a), and the CPU (10) reads out a drawing command consisting of a bit string written to the disk (not shown) via the floppy disk interface (16) and stores it in the work RAM (12). In step (b), the operands of the drawing command are analyzed to calculate the logical (on the unit screen) Find the value of. Next, multiply the coordinates P (x, y) obtained in step (c) by α (however,
α is the scaling factor and α≧0), X=αx, Y=
Coordinates P' (X, Y) of the result of scaling from αy
seek.

ステップ(ニ)で求めたXの値が0≦X≦1であるか否
かを判断し、0≦X≦1でなければ描画できないので、
ステップ(ト)に進んで終了する。
Determine whether the value of
Proceed to step (g) and finish.

0≦X≦1であればステップ(ホ)に進み、こ\で求め
たYの値が0≦Y≦1であるか否かを判断し、0≦Y≦
1でなければ描画できないので、ステップ(ト)に進ん
で終了する。0≦Y≦1であればステップ(へ)に進み
、斯る座標情報をビデ、tRAM(13)の所定位置の
アドレスに書き込む。
If 0≦X≦1, proceed to step (E), judge whether the value of Y obtained here is 0≦Y≦1, and 0≦Y≦
If it is not 1, drawing cannot be performed, so proceed to step (g) and end. If 0≦Y≦1, the process advances to step (to) and the coordinate information is written to an address at a predetermined position in the bidet and tRAM (13).

このときビデオRAM(13)の所定位置のアドレスV
−RAMaddは第5図Bに示すようにV−RAMad
d−αyXmaに+αにで決定される。つまり、第5図
BはビデオRAM(13)と1対1対応の表示器(19
)の表示面を表しており、X maxは例えば256個
の画素を表わし、Y maxは200(lit!の画素
を表わしている。そして、第5図Bで(αに、αy)で
表わされるP′点が拡大縮小された座標の描画される位
置である。
At this time, the address V of the predetermined position of the video RAM (13)
-RAMadd is V-RAMadd as shown in Figure 5B.
It is determined by +α to d−αyXma. In other words, FIG.
), X max represents, for example, 256 pixels, Y max represents 200 (lit!) pixels, and in FIG. Point P' is the position where the scaled coordinates are drawn.

このようにしてビデオRAM(13)に書き込まれた拡
大縮小座標情報はCRTコントローラ(30)の制御の
ちとに読み出され、カラーパレットメモリ (14)か
らの色の強さを表わす情報を付加されてD/A変換回路
(17)でD/A変換されてビデオ信号処理回路(18
)に供給され、こ\でR,G。
The scaling coordinate information written in the video RAM (13) in this way is read out under the control of the CRT controller (30), and information representing color intensity from the color palette memory (14) is added. is D/A converted by the D/A conversion circuit (17) and sent to the video signal processing circuit (18).
) is supplied to R, G.

Bの色信号が形成され表示器(19)に表示される。A B color signal is formed and displayed on the display (19).

また、ビデオRAM(13)より読み出された拡大縮小
t+’f報は各デコーダに対応した10(+l!ili
別)番号を付加されて、I10インターフェース(15
)のAUXボートよりデコーダ(3八)〜(3I)にイ
共給される。各デコーダ(3A)〜(3I)には自己の
ID番号の付加された情報を取り込んでデコードし、対
応する表示器(4A)〜(4I)に表示される。
Further, the enlargement/reduction t+'f information read from the video RAM (13) is 10(+l!ili) corresponding to each decoder.
I10 interface (15
) are jointly supplied to decoders (38) to (3I) from the AUX port. Each decoder (3A) to (3I) takes in information to which its own ID number is added, decodes it, and displays it on the corresponding display device (4A) to (4I).

これにより全てのデコーダ(3八)〜(3I)に与えら
れた情報が拡大情報であれば、表示器(4A)〜(4■
)の全てを用いて一面人画面が得られ、縮小情報であれ
ば表示器(4八)〜(4I)に夫々同じ単一画面が得ら
れる。勿論その他の表示の仕方も自由であり、例えば表
示器(4八) 、  (4B) 、  (4D)及び(
4E)により中側面を表示し、その他は単一画面とする
中側面と単一画面の組み合わせや、−面大両面表示後に
単一画面を入れ込むことも可能である。
As a result, if the information given to all decoders (38) to (3I) is enlarged information, displays (4A) to (4)
) can be used to obtain a single screen, and if it is reduced information, the same single screen can be obtained on each of the displays (48) to (4I). Of course, other display methods are also free, such as display (48), (4B), (4D), and (4D).
It is also possible to combine the middle side and a single screen by displaying the middle side using 4E) and displaying the other sides as a single screen, or to insert a single screen after displaying the - side large double-sided display.

また、表示器(4A)〜(4■)で−面大画面を表示中
に、コントローラ(1)の表示器(19)で単一画面を
モニタすることも可能である。
Furthermore, while the - side large screen is being displayed on the displays (4A) to (4), it is also possible to monitor a single screen on the display (19) of the controller (1).

G3拡大データ変換 次に、各デコーダに対応して原データを拡大表示データ
に変換する場合を第6図及び第7図を参照して説明する
。先ずステップ(イ)でプログラムを開始し、フロッピ
ディスクインターフェース(16)を介してディスクに
ビット列で書き込まれている成る描画コマンドを読み出
してワークRAM(12)に展開し、ステップ(ロ)で
描画コマンドのオペランドを解析して論理的X−Y座標
を計算し、P (x、y)の値を求める。
G3 Enlarged Data Conversion Next, the case of converting original data into enlarged display data corresponding to each decoder will be explained with reference to FIGS. 6 and 7. First, the program is started in step (a), the drawing command consisting of a bit string written on the disk via the floppy disk interface (16) is read out and expanded to the work RAM (12), and the drawing command is executed in step (b). The logical X-Y coordinates are calculated by analyzing the operands of P (x, y), and the value of P (x, y) is determined.

次にステップ(ハ)でP’  (nx−4+ my−j
)により拡大されたX−Y座標を求める。たゾしn(横
)×m(縦)画面構成の(i、j)デコーダ用のデータ
である。ご\でi、jはi=Q〜n−1,j=θ〜m−
1である。そして、ステップ(ニ)でP’  (nx−
i+ my−j)を用いて描画コマンドをエンコードす
る。つまり拡大されたX−Y座標を普通の描画コマンド
に戻す。これによりデコーダ側では拡大を意識せず普通
にデコードすれば結果として拡大表示が得られる。
Next, in step (c), P' (nx-4+ my-j
) to find the enlarged X-Y coordinates. This is data for an (i, j) decoder with an n (horizontal) x m (vertical) screen configuration. i and j are i=Q~n-1, j=θ~m-
It is 1. Then, in step (d), P' (nx-
i+my-j) to encode the drawing command. In other words, the enlarged X-Y coordinates are returned to normal drawing commands. As a result, the decoder side can obtain an enlarged display by decoding normally without being aware of enlargement.

ステップ(ホ)で全ての(i、j)について計算したか
、つまり全てのデコーダに対して拡大表示データの変換
が行われたかを判断し、計算してなければステップ(へ
)に進んでi、」の値を変えて、上述同様の動作を繰り
返す。そして全ての(i、j)について計算がなされた
時点でステップ(ト)に進みプログラムを終了する。
Determine whether all (i, j) have been calculated in step (E), that is, whether the enlarged display data has been converted for all decoders. If the calculation has not been performed, proceed to step (i). ," and repeat the same operation as described above. When all (i, j) have been calculated, the program proceeds to step (g) and ends the program.

因みに、n=3.m=3として3倍の拡大表示のデータ
変換を第7図を用いて説明する。第7図において■〜0
はデコーダ(3A)〜(3X)に対応し、(i、 j)
の1を0.1.2、jを0.1゜2となし、■のデコー
ダは(0,0)、■のデコーダは(1,0)、■のデコ
ーダは(2,0)、■のデコーダは(0,1)、■のデ
コーダは(1゜1)、■のデコーダは(2,1)、■の
デコーダは(0,2)、■のデコーダは(1,2)、■
のデコーダは(2,2)で表される。そして、P′(n
x−4+ my−j)を用いると、原データの座標P(
x、y)は各デコーダに対して、次のように変換される
By the way, n=3. Data conversion for three times enlarged display will be explained with m=3 using FIG. In Figure 7, ■~0
corresponds to decoders (3A) to (3X), and (i, j)
1 is 0.1.2, j is 0.1°2, the decoder of ■ is (0,0), the decoder of ■ is (1,0), the decoder of ■ is (2,0), ■ The decoder for ■ is (0,1), the decoder for ■ is (1°1), the decoder for ■ is (2,1), the decoder for ■ is (0,2), the decoder for ■ is (1,2), ■
The decoder of is expressed as (2,2). And P′(n
x-4+my-j), the coordinates P(
x, y) is transformed for each decoder as follows.

(Φのデコーダ・・・P’  (3x、 3y)■のデ
コーダ・・・P ’  (3x−1,3y)■のデコー
ダ・・・P ’  (3x−2,3y)■のデコーダ・
・・P ’  (3x+ 3y4)■のデコーダ・・・
P ’  (3x−L 3y−1)■のデコーダ・・・
P’  (3x−2,3y−1)■のデコーダ・・・P
’  (3x、 3y−2)■のデコーダ・・・P’ 
 (3x−1,3y−2)■のデコーダ・・・P ’ 
 (3x−2,3y−2)従って、(Xl、yt)から
(X21  y2)に向かって線を引く描画コマンドは
、 ■のデコーダに対して(3xz 、 3yt )から(
3X2゜3y2)に向かう線 ■のデコーダに対して(3x−L 3y)から(3X2
−1゜3y2)に向かう線 ■のデコーダに対して(3X1−2.3y1−2)から
(3X2−2.3V2−2)に向かう線に対応する。
(Decoder of Φ...P' (3x, 3y) Decoder of ■P' (3x-1, 3y) Decoder of ■...P' (3x-2, 3y) Decoder of ■
...P' (3x+3y4)■decoder...
Decoder for P' (3x-L 3y-1)...
Decoder of P' (3x-2, 3y-1)...P
'(3x, 3y-2)■decoder...P'
(3x-1, 3y-2)■ Decoder...P'
(3x-2, 3y-2) Therefore, the drawing command to draw a line from (Xl, yt) toward (X21 y2) is for the decoder (3) from (3xz, 3yt) to (
From (3x-L 3y) to (3X2
-1°3y2) corresponds to the line from (3X1-2.3y1-2) to (3X2-2.3V2-2) for the decoder of line (3).

こ\でID番号と(t、  j)のデコーダとの関係は
I D = jn+iで表される。例えば(0,O)の
デコーダはO(■のデコーダ)、(1,0)のデコーダ
は1 (■のデコーダ)・・・ (2,2)のデコーダ
は8 (■のデコーダ)の如くなる。
Here, the relationship between the ID number and the decoder (t, j) is expressed as ID=jn+i. For example, the decoder for (0, O) is O (decoder for ■), the decoder for (1, 0) is 1 (decoder for ■), the decoder for (2, 2) is 8 (decoder for ■), etc. .

G4ベゼル補正 さて、1つの画面を複数個の表示器により表示する場合
には表示器の枠(ベゼル)が問題となり、望ましくはこ
の枠があっても恰も枠がないように複数個の表示器で画
面を表示したい。つまり、複数個の表示器で1つの画面
を表示する場合どうしても隣接する表示器の枠の所で段
差が生じ、表示される画面が不自然なものとなる。そこ
でこれを解消する方法を次に第8図及び第9図を参照し
て説明する。先ず、ステップ(イ)でプログラムを開始
し、フロッピディスクインターフェース(16ンを介し
てディスクにビット列で書き込まれている成る座標を読
み出してワークRAM(12)に展開し、ステップ(ロ
)で描画コマンドのオペランドを解析して論理的x−y
座標を計算し、P (x、y)の値を求める。
G4 Bezel Correction Now, when one screen is displayed on multiple displays, the frame (bezel) of the display becomes a problem, and it is desirable to have multiple displays so that even if there is this frame, there is no frame. I want to display the screen with . That is, when a single screen is displayed using a plurality of display devices, a difference in level inevitably occurs between the frames of adjacent display devices, and the displayed screen becomes unnatural. A method for solving this problem will now be described with reference to FIGS. 8 and 9. First, start the program in step (a), read out the coordinates written as a bit string on the disk via the floppy disk interface (16), expand it to the work RAM (12), and issue a drawing command in step (b). Analyze the operands of logical x-y
Calculate the coordinates and find the value of P (x, y).

α        α により拡大されたX−Y座標を求める。こ\でαは表示
率でO≦α≦1の関係にある。たソ°シこのX−Y座標
はnxm画面構成の(i、J)デコーダ用のデータであ
る。そして、ステップ(ニ)で□)を求める。
Find the X-Y coordinates enlarged by α α. Here, α is the display rate and has the relationship O≦α≦1. This X-Y coordinate is data for an (i, J) decoder with an nxm screen configuration. Then, in step (d), find □).

次にステップ(ホ)で全ての(t、j)について計算し
たか、つまり全てのデコーダに対して上述の座標が求め
られたかを判断し、計算してなければステップ(へ)に
進んでl、  jの値を変えて、上述同様の動作を繰り
返す。そして、全ての(1゜」)について計算がなされ
た時点でステップ(ト)に進みプログラムを終了する。
Next, in step (e), determine whether all (t, j) have been calculated, that is, whether the above coordinates have been obtained for all decoders. If not, proceed to step (v). , change the value of j and repeat the same operation as above. Then, when all (1°) have been calculated, the program proceeds to step (g) and ends.

第8図の動作に関連してデコーダ側の成る表示器の表示
状態を第9図を用いて説明する。第9図において、aは
表示器で表示できる物理的表示領域、bはデータとベゼ
ル部分を含む表示器の枠である。従って、第9図では枠
同士が隣接した2つの表示器を示している。第8図のス
テップ(ロ)でX−Y座標P (X、  y)を求める
と、これはデコーダ側の成る表示器の表承領域a内に表
示される。また、Cは2つの表示領ki3ia内に描画
された成る直線を表している。第8図のステップ(ハ)
で拡大されたX−Y座標を求めると、これは図示せずも
第9図Aに破線dで示す拡大された仮想的な表示枠内に
表示される。そして、この拡大された仮想的な表示枠を
第9 [I Bに示すように原点方図のステップ(ニ)
で求める座標である。すると、仮想的な表示枠は第9図
Bからもわかるように実際の枠すに略々一致するように
なる。このとき、第9図Aで示されていた直線Cは第9
図Bでは少し下った位置に表示される。しかし、左側の
表示領域す内の直線Cと右側の表示領域す内の直線Cの
直線性は維持されたま\である。つまり、隣接する表示
器の枠で段差が生じることがない。
In connection with the operation shown in FIG. 8, the display state of the display on the decoder side will be explained using FIG. 9. In FIG. 9, a is a physical display area that can be displayed on the display, and b is a frame of the display that includes data and a bezel portion. Therefore, FIG. 9 shows two displays with adjacent frames. When the X-Y coordinate P (X, y) is determined in step (b) of FIG. 8, it is displayed within the display area a of the display device on the decoder side. Further, C represents a straight line drawn within the two display areas ki3ia. Step (c) in Figure 8
When the enlarged X-Y coordinates are obtained, they are displayed within the enlarged virtual display frame shown by the broken line d in FIG. 9A, although not shown. Then, this enlarged virtual display frame is displayed in step (d) of the origin direction as shown in 9th [IB].
These are the coordinates found in . Then, as can be seen from FIG. 9B, the virtual display frame almost matches the actual frame. At this time, the straight line C shown in FIG.
In Figure B, it is displayed at a slightly lower position. However, the linearity of the straight line C in the left display area and the straight line C in the right display area is maintained. In other words, there is no difference in level between the frames of adjacent display devices.

G5■D番号の割付は 次に各デコーダにID#h号を割付ける手順を第10図
及び第11図を参照して説明する。先ず、ステップ(イ
)でプログラム開始し、ステップ(ロ)でデコーダ(3
^)はコントローラ(1)より第10図に示すようなI
D割り付けのデータシーケンスが送られているかをチェ
ックする。ステップ(ハ)でデコーダ(3A)はコント
ローラ(1)より送出されてくる情報力用り割り付はデ
ータシーケンスか否かを判断し、そうでなければステッ
プ(へ)に進んでプログラムを終了し、そうであれば当
該データシーケンスに含まれるID番号を自己のID#
?号として記憶保存する。そして初期設定される。
Next, the procedure for allocating ID #h to each decoder will be explained with reference to FIGS. 10 and 11. First, start the program in step (a), and start the decoder (3) in step (b).
^) is from the controller (1) as shown in Figure 10.
Check whether the D-allocation data sequence is being sent. In step (c), the decoder (3A) determines whether the information assignment sent from the controller (1) is a data sequence, and if not, it proceeds to step (to) and ends the program. , if so, set the ID number included in the data sequence to its own ID#
? Save it as a number. Then it is initialized.

次にデコーダ(3Δ)はステップ(ホ)で自己のID番
号を1つインクリメントとして次段のデコーダ(3B)
のID番号としてAUXボートに出力し、ステップ(へ
)にてプログラムを終了する。
Next, the decoder (3Δ) increments its own ID number by one in step (e), and the next stage decoder (3B)
The ID number is output to the AUX boat, and the program ends at step (to).

同様にデコーダ(3B)はデコーダ(3A)より供給さ
れたID番号を自己のID番号として記憶保存し、初期
設定される。そしてデコーダ(3B)は自己のID番号
を1つインクリメントとして次段のデコーダ(3C)の
ID番号としてAUXボートに出力する。以下(30)
〜(3■)に付いても同様の動作が順次行われ、全ての
デコーダ(3八)〜(3I)に対するID番号の割り付
けが終了する。
Similarly, the decoder (3B) stores the ID number supplied from the decoder (3A) as its own ID number, and is initialized. Then, the decoder (3B) increments its own ID number by one and outputs it to the AUX boat as the ID number of the next stage decoder (3C). Below (30)
Similar operations are performed sequentially for decoders (3) to (3), and the assignment of ID numbers to all decoders (38) to (3I) is completed.

G6外部同期 次に各デコーダに外部同期をかける場合、つまリコント
ローラ(1)からの同期制御信号によりデコーダ(3八
)〜(3■)を−斉に駆動させる場合を第12図及び第
13図を参照して説明する。第12図はコントローラ1
1)の動作で、第13図はデコーダ(3A)〜(3■)
の動作である。先ず、ステップ(イ)でプログラム開始
し、ステップ(ロ)でコントローラ(1)はI10イン
ターフェース(15)から出力される同期制御信号を一
方のレベル例えばローレベルとする6次にステップ(ハ
)でコントローラ(1)はデコーダ(3A)〜(3I)
に対して全てのデータを送る。ステップ(ニ)でコント
ローラ(1)は全てのデータ送信完了後にI10インタ
ーフェース(15)から出力される同期制御信号を他方
のレベル例えばハイレベルにする。ステップ(ホ)でプ
ログラムを終了する。
G6 External Synchronization Next, when external synchronization is applied to each decoder, the case where the decoders (38) to (3) are simultaneously driven by the synchronization control signal from the controller (1) is shown in Figures 12 and 13. This will be explained with reference to the figures. Figure 12 shows controller 1
In the operation of 1), Figure 13 shows the decoders (3A) to (3■)
This is the operation. First, the program is started in step (A), and in step (B), the controller (1) sets the synchronous control signal output from the I10 interface (15) to one level, for example, low level. Controller (1) is decoder (3A) to (3I)
Send all data to. In step (d), the controller (1) sets the synchronous control signal output from the I10 interface (15) to the other level, for example, high level, after all data transmission is completed. End the program at step (e).

一方、デコーダ(3A)〜(3I)は各々ステップ(イ
)でプログラム開始し、ステップ(ロ)で00Mボート
よりデータを受信する。ステップ(ハ)で受信データを
AUXボートに出力する。
On the other hand, each of the decoders (3A) to (3I) starts a program in step (a), and receives data from the 00M boat in step (b). In step (c), the received data is output to the AUX port.

ステップ(ニ)でコントローラ(1)のI10インク−
フェース(15)より各デコーダのI10インターフェ
ース(25)に供給されている同期制御信号がハイレベ
ルか否かを判断し、ハイレベルでなければすなわちロー
レベルであればステップ(ロ)へ戻り、ハイレベルであ
ればステップ(ホ)に進んでデータをデコード開始する
。ステップ(へ)で、データ終了か否かを判断し、デー
タ終了でなければステップ(ニ)へ戻り、データ終了で
あればステップ(ト)に進んでプログラムを終了する。
In step (d), the I10 ink of controller (1)
It is determined whether or not the synchronous control signal supplied from the interface (15) to the I10 interface (25) of each decoder is at a high level. If the level is the same, proceed to step (e) and start decoding the data. In step (v), it is determined whether the data has ended or not. If the data has not ended, the process returns to step (d), and if the data has ended, the process advances to step (g) to end the program.

つまり、デコーダ(3八)〜(3I)はコントローラ(
1)からの同期制御信号がローレベルの間はデータを取
り込むだけでデコードは行われず、同期制御信号がハイ
レベルになると一斉にデコード開始する。
In other words, the decoders (38) to (3I) are the controller (
While the synchronization control signal from 1) is at low level, data is only taken in and no decoding is performed, and when the synchronization control signal becomes high level, decoding starts all at once.

G7フローコントロール 次に直列接続されたデコーダのデータのオーバフローが
検出されたら、前段のデコーダに対してデータ出力の停
止を命令するフローコントロールの手順を第14図及び
第15図を参照して説明する。
G7 Flow Control Next, when an overflow of data in a serially connected decoder is detected, the flow control procedure for instructing the preceding decoder to stop outputting data will be explained with reference to FIGS. 14 and 15. .

先ず、第14図においてコントローラ(1)は00Mボ
ート及びAUXボートに対してワークRAM(12)上
に夫々送信バッファTC及び受信バッファTRと送信バ
ッファTA及び受信バッファRAを有しており、こ−で
はAUXボート側の送信バッファTA及び受信バッファ
RAのみを示している。また、各デコーダも00Mポー
ト及びAUXポートに対してワークRAM(12)上に
夫々送信バッファTC及び受信バッファRCと送信バッ
ファTA及び受信バッファRAを有している。そして、
コントローラ(11のAUXボートの送信バッファTA
のデータはデコーダ(3A)の00Mボートの受信バッ
ファRCに伝送され、デコーダ(3A)の00Mボート
の送信バッファTCのデータはコントローラ(11のA
UXボートの受信バッファRAに伝送される。つまり双
方向伝送とされている。また、デコーダ(3A)のAU
Xボートの送信バッファTAのデータはデコーダ(3B
)の00Mボートの受信バッファRCに伝送され、デコ
ーダ(3B)の00Mボートの送信バッファTCのデー
タはデコーダ(3Δ)のAUXボートの受信バッファR
Aに伝送される。つまり、この場合も双方向伝送とされ
ている。その他のデコーダ間でも同様に双方向伝送でき
るようになされている。
First, in FIG. 14, the controller (1) has a transmit buffer TC, a receive buffer TR, a transmit buffer TA, and a receive buffer RA on the work RAM (12) for the 00M boat and the AUX boat, respectively. In the figure, only the transmission buffer TA and reception buffer RA on the AUX boat side are shown. Each decoder also has a transmit buffer TC, a receive buffer RC, a transmit buffer TA, and a receive buffer RA on the work RAM (12) for the 00M port and the AUX port, respectively. and,
Controller (transmit buffer TA of 11 AUX ports)
The data in the transmit buffer TC of the 00M boat of the decoder (3A) is transmitted to the receive buffer RC of the 00M boat of the decoder (3A), and the data of the transmit buffer TC of the 00M boat of the decoder (3A) is transmitted to the controller (A
It is transmitted to the reception buffer RA of the UX boat. In other words, it is considered to be bidirectional transmission. Also, the AU of the decoder (3A)
The data in the transmission buffer TA of the X boat is sent to the decoder (3B
) is transmitted to the reception buffer RC of the 00M boat of the decoder (3B), and the data of the transmission buffer TC of the 00M boat of the decoder (3B) is transmitted to the reception buffer R of the AUX boat of the decoder (3Δ).
It is transmitted to A. In other words, in this case as well, the transmission is bidirectional. Bidirectional transmission is also possible between other decoders.

このような構成において、いま、−例としてデコーダ(
3八)〜(3C)の間の動作を第15図に従って説明す
る。ステップ(イ)でプログラムが開始してステップ(
ロ)でデコーダ(3B)の00Mボートの受信バッファ
RCがフルになったか否か、すなわち受信バッファRC
がオーバフローとなったか否かが判断され、フルになる
とステップ(ハ)でデコーダ(3B)の00Mボートの
送信バッファTCに送信停止信号Xoffを出力する。
In such a configuration, for example, a decoder (
The operations between 38) and 3C will be explained with reference to FIG. The program starts at step (A) and steps (
In b), whether or not the receive buffer RC of the 00M boat of the decoder (3B) is full, that is, the receive buffer RC
It is determined whether or not the buffer has overflowed, and if it becomes full, a transmission stop signal Xoff is outputted to the transmission buffer TC of the 00M boat of the decoder (3B) in step (c).

この送信停止信号X offは前段のデコーダ(3A)
のAUXボートの受信バッファRAで受信され、デコー
ダ(3A)はデコーダ(3B)へのデータの転送を停止
する。ステップ(ロ)でフルになってなければステップ
(ニ)に進む。
This transmission stop signal X off is sent to the previous stage decoder (3A)
The decoder (3A) stops transferring data to the decoder (3B). If it is not full in step (b), proceed to step (d).

ステップ(ニ)でデコーダ(3B)のAUXポートの受
信バッファRAがフルになったか否か判断され、フルに
なるとステップ(ホ)でデコーダ(3B)のAUXボー
トの送信バッファTAに送信停止信号X offを出力
する。この送信停止信号Xoffは後段のデコーダ(3
C)(7)00Mボートの受信バッファRCで受信され
、デコーダ(3C)はデコーダ(3B)へのデータの転
送を停止する。ステップ(ニ)でフルになってなければ
ステップ(へ)に進む。
In step (d), it is determined whether or not the reception buffer RA of the AUX port of the decoder (3B) is full. When it is full, the transmission stop signal X is sent to the transmission buffer TA of the AUX port of the decoder (3B) in step (e). Outputs off. This transmission stop signal Xoff is sent to the subsequent decoder (3
C) (7) It is received by the reception buffer RC of the 00M boat, and the decoder (3C) stops transferring the data to the decoder (3B). If it is not full in step (d), proceed to step (go).

ステップ(へ)でデコーダ(3B)の00Mボートの送
信バッファTCに送信停止信号Xoffを出力した状態
か否かを判断し、出力した状態であればステップ(ト)
に進む。ステップ(ト)でデコーダ(3B)の00Mボ
ートの受信バッファRCに空きがあるか否かを判断し、
空きがあればステップ(引でデコーダ(3B)の00M
ボートの送信バッファTCに送信再開信号Xonを出力
する。この送信再開信号Xonは前段のデコーダ(3^
)のAUXポートの受信バッファRAで受信され、デコ
ーダ(3A)はデコーダ(3B)へのデータの転送を再
開する。ステップ(へ)で送信停止信号Xoffが出力
されずまたステップ(ト)で受信バッファRCに空きが
なければステップ(す)に進む。
In step (to), it is determined whether or not the transmission stop signal
Proceed to. In step (g), it is determined whether there is space in the reception buffer RC of the 00M boat of the decoder (3B),
If there is space, step (pull) 00M of the decoder (3B)
A transmission restart signal Xon is output to the transmission buffer TC of the boat. This transmission restart signal Xon is sent to the previous stage decoder (3^
) and the decoder (3A) resumes transferring data to the decoder (3B). If the transmission stop signal Xoff is not output in step (g) and there is no free space in the reception buffer RC in step (g), the process advances to step (su).

ステップ(ワ)でデコーダ(3B)のAUXボートの送
信バッファTAに送信停止信号Xoffを出力した状態
か否かを判断し、出力した状態であればステップ(ヌ)
に進む。ステップ(ヌ)でデコーダ(3B)のAUXボ
ートの受信バッファRAに空きがあるか否かを判断し、
空きがあればステップ(ル)でデコーダ(3B)のAU
Xボートの送信バッファTAに送信再開信号Xonを出
力する。この送信再開信号Xonは後段のデコーダ(3
C)の00Mボートの受信バッファRCで受信され、デ
コーダ(3C)はデコーダ(3B)へのデータの転送を
再開する。そしてステップ(ヲ)でプログラムを終了す
る。また、ステップ(す)で送信停止信号X offが
出力されずまたステップ(ヌ)で受信バッファRAに空
きがなければステップ(ヲ)に進んでプログラムを終了
する。
In step (wa), it is determined whether the transmission stop signal Xoff has been output to the transmission buffer TA of the AUX port of the decoder (3B), and if it has been output, step
Proceed to. In step (N), it is determined whether there is space in the reception buffer RA of the AUX port of the decoder (3B),
If there is space, step (ru) to AU of decoder (3B)
A transmission restart signal Xon is output to the transmission buffer TA of the X boat. This transmission restart signal Xon is sent to the subsequent decoder (3
It is received by the reception buffer RC of the 00M port of C), and the decoder (3C) resumes transferring data to the decoder (3B). Then, step (wo) ends the program. Further, if the transmission stop signal Xoff is not output in step (S), and if there is no space in the reception buffer RA in step (N), the program proceeds to step (W) and ends the program.

コントローラ(1)とデコーダ(3A)及び各デコーダ
間でも同様の動作が可能である。
Similar operations are possible between the controller (1) and the decoder (3A) and between each decoder.

H発明の効果 上述の如(この発明によれば、情報発生手段に対して直
列の関係に配された複数個のデコーダに原データの座標
を所定の拡大座標情報に変換した後エンコードして夫々
供給するようにしたので、複数個のデコードに対応して
設けられた複数個の表示器より容易に拡大された画像を
得ることができる。また、複数個のデコーダは同一機能
のものでよく、その配置する場所も任意の所でよい。ま
た、従来のビデオのマルチ画像に比べて画像作成上の制
約が少なく、安く、早く、新しい情報を作ることができ
、メンテナンスの費用が安い。
Effects of the Invention As described above (according to this invention, the coordinates of the original data are converted into predetermined enlarged coordinate information by a plurality of decoders arranged in series with respect to the information generating means, and then encoded, respectively). As a result, it is possible to easily obtain an enlarged image from a plurality of displays provided corresponding to a plurality of decoders.Furthermore, the plurality of decoders may have the same function; It can be placed anywhere.Furthermore, compared to conventional video multi-images, there are fewer constraints on image creation, new information can be created cheaply and quickly, and maintenance costs are low.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す構成図、第2図は第
1図で使用されるコントローラの一例をボす構成図、第
3図は第1図で使用されるデコーダの一例を示す構成図
、第4図及び第5図は夫々画面の拡大縮小表示の説明に
供するためのフローチャート及び線図、第6図及び第7
図は夫々拡大データ変換の説明に供するためのフローチ
ャート及び線図、第8図及び第9図は夫々ベゼル補正の
説明に供するためのフローチャート及び線図、第10図
及び第11図は夫々10番号の割付けの説明に供するた
めのフローチャート及び線図、第12図及び第13図は
夫々外部同期の説明に供するためのフローチャート、第
14図及び第15図は夫々フローコントロールの説明に
供するだめの構成図及びフローチャートである。 +11はコントローラ、(2)はキーボード、(3A)
〜(3I)はデコーダ、(4A)〜(4I)は表示器で
ある。
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing an example of the controller used in Fig. 1, and Fig. 3 is a block diagram showing an example of the decoder used in Fig. 1. The configuration diagram shown in FIGS. 4 and 5 is a flowchart and diagram, and FIGS.
The figures are a flowchart and a diagram for explaining enlarged data conversion, FIGS. 8 and 9 are flowcharts and diagrams for explaining bezel correction, and FIGS. 10 and 11 are numbered 10, respectively. FIGS. 12 and 13 are flowcharts and diagrams for explaining external synchronization, and FIGS. 14 and 15 are flow charts for explaining flow control. 2 is a diagram and a flowchart. +11 is the controller, (2) is the keyboard, (3A)
-(3I) are decoders, and (4A)-(4I) are indicators.

Claims (1)

【特許請求の範囲】 内部または外部からのデータに基づいて情報を発生する
情報発生手段と、 該情報発生手段に対して直列の関係に配された複数個の
デコーダと、 該複数個のデコーダに対応して夫々設けられた複数個の
表示器とを備え、 上記情報発生手段において原データの座標を上記複数個
のデコーダに対応して所定の拡大座標情報に夫々変換し
た後エンコードし、 該エンコードした拡大座標情報を上記複数個のデコーダ
に夫々供給して、 当該デコーダに対応する表示器により拡大表示を行うよ
うにしたことを特徴とするビデオテックス表示装置。
[Claims] Information generating means for generating information based on internal or external data; a plurality of decoders disposed in series with the information generating means; and the plurality of decoders. a plurality of display units respectively provided in correspondence with each other; the information generation means converts the coordinates of the original data into predetermined enlarged coordinate information corresponding to the plurality of decoders, and encodes the coordinates; A videotex display device, characterized in that the enlarged coordinate information is supplied to each of the plurality of decoders, and enlarged display is performed on a display device corresponding to the decoder.
JP61004761A 1986-01-13 1986-01-13 Video tex display device Pending JPS62163479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61004761A JPS62163479A (en) 1986-01-13 1986-01-13 Video tex display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61004761A JPS62163479A (en) 1986-01-13 1986-01-13 Video tex display device

Publications (1)

Publication Number Publication Date
JPS62163479A true JPS62163479A (en) 1987-07-20

Family

ID=11592868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004761A Pending JPS62163479A (en) 1986-01-13 1986-01-13 Video tex display device

Country Status (1)

Country Link
JP (1) JPS62163479A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435596A (en) * 1987-07-31 1989-02-06 Seikosha Kk Liquid crystal display device
JPH05181770A (en) * 1991-12-26 1993-07-23 Sony Corp Control system
JPH0719785U (en) * 1994-07-18 1995-04-07 株式会社精工舎 Liquid crystal display
US7481488B2 (en) 2003-09-22 2009-01-27 Toyota Jidosha Kabushiki Kaisha Vehicle hood structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435596A (en) * 1987-07-31 1989-02-06 Seikosha Kk Liquid crystal display device
JPH05181770A (en) * 1991-12-26 1993-07-23 Sony Corp Control system
JPH0719785U (en) * 1994-07-18 1995-04-07 株式会社精工舎 Liquid crystal display
US7481488B2 (en) 2003-09-22 2009-01-27 Toyota Jidosha Kabushiki Kaisha Vehicle hood structure

Similar Documents

Publication Publication Date Title
JPS62163478A (en) Video tex display device
JPH06303423A (en) Coupling system for composite mode-composite signal source picture signal
CA2401726A1 (en) Browser based command and control home network
EP0374864A2 (en) Acoustic display generator
JPH0832904A (en) Multipanel display system
JP3483465B2 (en) Image display system
JPS62163479A (en) Video tex display device
JPS62163481A (en) Multidisplay device for video tex
JP2000330536A (en) Liquid crystal multi-display display device
JPH11167479A (en) Multi-input monitor device
JP2002032063A (en) Liquid crystal display device and method for controlling window display magnification
JPH08139994A (en) Image synthesis system
CN1327397C (en) Image overlapping display system and method
US6661465B2 (en) Television interface for handheld calculator for use with multiple calculator display formats
JPS62163480A (en) Video tex display device
JPS62163163A (en) Multi-processor
WO2000079791A9 (en) Freeze-frame function in an electronic projection system
JPS62163164A (en) Multi-processor
JP3862976B2 (en) Display mechanism
JP2001282211A (en) Display control system, its display control method and display device
JP3466925B2 (en) Display device, image data storage control method, and storage medium
JPH02244186A (en) Av control system of education system using personal computer
JPH09292867A (en) Display control device, display device for television, image processing device, and controller
JP2001125550A (en) Device and method for display
CN111309169A (en) Touch device, control method and electronic equipment