JPS62163480A - Video tex display device - Google Patents

Video tex display device

Info

Publication number
JPS62163480A
JPS62163480A JP61004762A JP476286A JPS62163480A JP S62163480 A JPS62163480 A JP S62163480A JP 61004762 A JP61004762 A JP 61004762A JP 476286 A JP476286 A JP 476286A JP S62163480 A JPS62163480 A JP S62163480A
Authority
JP
Japan
Prior art keywords
decoder
decoders
screen
display
enlarged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61004762A
Other languages
Japanese (ja)
Other versions
JPH0683417B2 (en
Inventor
Yutaka Nakagawa
裕 中川
Ryoichi Suga
良一 須賀
Yoshimi Watanabe
渡辺 好美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61004762A priority Critical patent/JPH0683417B2/en
Publication of JPS62163480A publication Critical patent/JPS62163480A/en
Publication of JPH0683417B2 publication Critical patent/JPH0683417B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To maintain the linearity between the screen of adjacent indicators by compensating substantially the screen of a part which becomes invisible by the frame of the adjacent indicator at the time of the enlarged display. CONSTITUTION:A controller 1 being an information generating means derives some position coordinate, based on a data from the inside or the outside, and derives enlarged coordinates corresponding to plural pieces of decoders 3A-3I, respectively, from said position coordinate. This enlarged coordinate is shifted by a prescribed quantity in an origin direction, on the screen of indicators 4A-4I corresponding to plural pieces of decoders 3A-3I. In this way, the screen of a part which becomes invisible by the frame of the adjacent indicator at the time of the enlarged display can be compensated, therefore, the linearity between the screens of the adjacent indicators can be maintained.

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。[Detailed description of the invention] The present invention will be explained in the following order.

A 産業上の利用分野 B 発明の概要 C従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段(第1図)F 作用 G 実施例 01回路構成     (第1図〜第3図)02画面の
拡大縮小表示(第4図、第5図)G3拡大データ変換 
 (第6図、第7図)G4ベゼル補正    (第8図
、第9図)GslD番号の割付け (第10図、第11
図)G6外部同期     (第12図、第13図)G
tフローコントロールuJ14図、第15図)H発明の
効果 A 産業上の利用分野 この発明は、ビデオテックス情報を複数個の表示器に拡
大表示する場合等に用いて好適なビデオテックス表示装
置に関する。
A. Field of industrial application B. Overview of the invention C. Prior art D. Problems to be solved by the invention E. Means for solving the problems (Fig. 1) F. Effect G. Circuit configuration of Embodiment 01 (Fig. 1 - Figure 3) Enlarged/reduced display of 02 screen (Figures 4 and 5) G3 enlarged data conversion
(Figures 6 and 7) G4 bezel correction (Figures 8 and 9) GslD number assignment (Figures 10 and 11)
Figure) G6 external synchronization (Figures 12 and 13) G
tFlow control UJ14, FIG. 15) Effects of the invention A Field of industrial application The present invention relates to a videotex display device suitable for use when enlarging and displaying videotex information on a plurality of displays.

B 発明のalIi&!! この発明は、内部または外部からのデータに基づいて情
報を発生ずる情報発生手段において、或る位置座標を求
め、この位置座標より直列関係に配されている複数個の
デコーダに対応した拡大座標を夫々求め、この拡大座標
を各デコーダに対応する表示器の画面上において原点方
向に所定量シフトすることにより、拡大表示したときの
隣接する表示器の枠により見えなくなる部分の画面を実
質的に補償し、隣接する表示器の画面間に直線性を維持
できるようにしたものである。
B Invention alIi&! ! The present invention provides an information generating means that generates information based on internal or external data, which obtains certain positional coordinates, and from these positional coordinates expands coordinates corresponding to a plurality of decoders arranged in series. By shifting these enlarged coordinates by a predetermined amount in the direction of the origin on the screen of the display device corresponding to each decoder, the part of the screen that is hidden by the frame of the adjacent display device when it is enlarged is substantially compensated for. However, it is possible to maintain linearity between the screens of adjacent display devices.

C従来の技術 最近デパート、ショッピングセンタ、駅のコンコース、
ショー会場等で集客の為、マルチスクリーンシステムが
多数見られる。これ等のマルチスクリーンシステムは、
複数個の表示器を用いて、拡大した大画面を得たり、単
一画面を得たりしている。
C. Conventional technology Recently, department stores, shopping centers, station concourses,
Many multi-screen systems can be seen at show venues to attract customers. These multi-screen systems are
Multiple displays are used to obtain a large enlarged screen or a single screen.

D 発明が解決しようとする問題点 ところで、複数個の表示器により拡大した大画面を得る
場合、従来のシステムでは隣接する表示器の枠の部分で
実質的に画面に段差が生じ、不自然なつながりをもった
画面になりがちである。
D Problem to be Solved by the Invention By the way, when obtaining a large enlarged screen using a plurality of display devices, in the conventional system, there is a substantial step difference in the screen between the frames of adjacent display devices, resulting in an unnatural appearance. The screen tends to be connected.

この発明は斯る点に鑑みてなされたもので、拡大表示し
たときの隣接する表示器の枠により見えな(なる部分の
両面を実質的に?ni償し、隣接する表示器の画面間に
直線性を維持できるビデオテックス表示装置を提供する
ものである。
This invention was made in view of this point, and it substantially compensates for both sides of the part that is invisible due to the frame of the adjacent display device when it is enlarged, and creates a space between the screens of the adjacent display device. The present invention provides a videotex display device that can maintain linearity.

E 問題点を解決するための手段 この発明によるビデオテックス表示装置は、内部または
外部からのデータに基づいて情報を発生する情報発生手
段(1)と、この情報発生手段!L)に対して直列の関
係に配された複数個のデコーダ(3^)〜(3I)と、
これ等複数個のデコーダ(3八)〜(31)に対応して
夫々設けられた複数個の表示器(4A)〜(4■)とを
備え、情報発生手段fl+において或る位置座標を求め
、この位置座標より複数個のデコーダ(3八)〜(3I
)に対応した拡大座標を夫々求め、この拡大座標を上記
複数個のデコーダ(3A)〜(3I)に対応する複数個
の表示!(4八)〜(4■)の画面上において原点方向
に所定量シフトするように構成し′ている。
E. Means for Solving the Problems The Videotex display device according to the present invention includes an information generating means (1) that generates information based on internal or external data, and this information generating means! a plurality of decoders (3^) to (3I) arranged in series with respect to L);
It is equipped with a plurality of indicators (4A) to (4■) provided respectively corresponding to the plurality of decoders (38) to (31), and the information generating means fl+ obtains certain position coordinates. , a plurality of decoders (38) to (3I
) and display the enlarged coordinates corresponding to the plurality of decoders (3A) to (3I). It is configured to shift a predetermined amount in the direction of the origin on the screens (48) to (4).

F 作用 情報発生手段としてのコントローラ(1)においである
位置の座標P (x、y)を求める。次にこの座標より
複数個のデコーダ(3八)〜(3I)に対応るゆ次にこ
の拡大座標を各デコーダに対応する表1−α 示器の画面上において原点方向に所定量□シフ乙 の隣接する表示器の枠により見えなくなる部分の両面が
実質的に補償され、隣接する表示器の画面間に直線性を
維持できる。
F: Find the coordinates P (x, y) of a certain position in the controller (1) as action information generating means. Next, from these coordinates, the enlarged coordinates corresponding to multiple decoders (38) to (3I) are converted to Table 1-α corresponding to each decoder. This substantially compensates for both sides of the portion that is obscured by the frames of adjacent displays, allowing linearity to be maintained between the screens of adjacent displays.

G 実施例 以下、この発明の一実施例を第1図〜第15図に基づい
て詳しく説明する。
G. Example Hereinafter, an example of the present invention will be described in detail based on FIGS. 1 to 15.

01回路構成 第1図は本実施例の全体の構成を示すもので、同図にお
いて、(1)は内部または外部からのデータに基づいて
情報を発生ずる情報発生手段としてのコントローラであ
って、キーボード(2)や図示せずもプリンタ等が接続
されている。コントローラ(1)は通信(COMMUN
 ICAT ION 、以下COMと云う)ホード及び
補助(AUXILIARY、以下、AUXと万う)ボー
トを有し、00Mボートに内/外部からのデータベース
を受けて信号処理を行った後AUXボートより送信する
01 Circuit Configuration FIG. 1 shows the overall configuration of this embodiment. In the figure, (1) is a controller as an information generating means that generates information based on internal or external data, A keyboard (2) and a printer (not shown) are connected. The controller (1) is a communication
It has a host (ICATION, hereinafter referred to as COM) and an auxiliary (AUXILIARY, hereinafter referred to as AUX) boat, receives internal/external databases on the 00M boat, performs signal processing, and then transmits them from the AUX boat.

コントローラ(1)に対して互いに直列の関係に複数個
例えば9個のデコーダ(3八)〜(3■)が設けられ、
各デコーダ(3A)〜(3I)は00Mボート、AUX
ポートを有する。デコーダ(3A)の00Mボートはコ
ントローラ(1)のAUXボートと相互接続され、デコ
ーダ(3八)のAUXボートはデコーダ(38)の00
Mポートと相互接続され、デコーダ(3B)のAUXボ
ートはデコーダ(3C)の00Mポートと相互接続され
、デコーダ(3C)のAUXポートはデコーダ(3D)
のCOMボートと相互接続され、以下同様に相互接続さ
れ、実質的にコントローラ(1)から最後のデコーダ(
3I)まで直列関係に接続され、各00Mボート及びA
UXボート間で双方向伝送できるようになされている。
A plurality of decoders (38) to (3■), for example, nine decoders, are provided in series with the controller (1),
Each decoder (3A) to (3I) is 00M boat, AUX
Has a port. The 00M port of the decoder (3A) is interconnected with the AUX port of the controller (1), and the AUX port of the decoder (38) is interconnected with the 00M port of the decoder (38).
The AUX port of the decoder (3B) is interconnected with the 00M port of the decoder (3C), and the AUX port of the decoder (3C) is interconnected with the 00M port of the decoder (3D).
COM ports, and so on, substantially from the controller (1) to the final decoder (
up to 3I), each 00M boat and A
Bidirectional transmission is possible between UX boats.

また、デコーダ(3A)〜(3I)に対応して表示器(
4八)〜(4■)が設けられ、これ等の表示器(4八)
〜(4I)には夫々デコーダ(3八)〜(31)の出力
が供給される。つまり、こ−ではmxnの画面構成を一
例として3X3 (9個)の表示器(4八)〜(4I)
を用いて形成する場合である。
Also, corresponding to decoders (3A) to (3I), displays (
48) to (4■) are provided, and these indicators (48)
-(4I) are supplied with the outputs of decoders (38) to (31), respectively. In other words, using the mxn screen configuration as an example, 3x3 (9) displays (48) to (4I)
This is the case when it is formed using

コントローラ(1)としては例えば第2図に示すような
構成のものが考えられる。すなわち同図において、(1
0)は中央処理装置(以下、cpuと云う)であって、
このCPU(10)に対して、システムROM (11
) 、ワークRAM (12) 、ビデオRAM (1
3) 、カラーパレットメモリリ (I4)、I10イ
ンタフェース(15)及びフロッピディスクインタフェ
ース(16)が設けられる。I10インタフェース(1
5)には上述の00Mポート及びAUXボートが設けら
れ、またこのI10インタフェース(15)からは後述
される如く各デコーダの同期をとるための同期制御信号
が発生するようになされている。
The controller (1) may have a configuration as shown in FIG. 2, for example. That is, in the same figure, (1
0) is a central processing unit (hereinafter referred to as CPU),
For this CPU (10), the system ROM (11
), work RAM (12), video RAM (1
3) A color palette memory (I4), an I10 interface (15) and a floppy disk interface (16) are provided. I10 interface (1
5) is provided with the above-mentioned 00M port and AUX port, and this I10 interface (15) generates a synchronization control signal for synchronizing each decoder as described later.

表示用のビデオRAM(13)及びカラーパレットメモ
リ (14)の出力側にD/A変換回路(17)が設け
られる。また、CPU(10)に対してCRTコントロ
ーラ(30)が設けられ、ごのCRTコントローラ(3
0)はCPU(10)からの描画コマンドに応じてD/
A変換回路(17)に描画指示を与える。そしてD/A
変換回路(17)でD/A変換された信号がビデオ信号
処理回路(18)で信号処理されてR,G、Bの色信号
が形成され、これが表示器(19)に供給される。なお
ビデオRAM(13)のアドレス位置と表示器(19)
のスクリーン上の画素の位置とはI対l対応とされてい
る。
A D/A conversion circuit (17) is provided on the output side of the display video RAM (13) and color palette memory (14). Further, a CRT controller (30) is provided for the CPU (10).
0) is D/D in response to the drawing command from the CPU (10).
A drawing instruction is given to the A conversion circuit (17). And D/A
The signal D/A converted by the conversion circuit (17) is processed by the video signal processing circuit (18) to form R, G, and B color signals, which are supplied to the display (19). The address position of the video RAM (13) and the display (19)
There is an I to l correspondence with the positions of pixels on the screen.

デコーダ(3A)〜(3I)としては第3図に示すよう
な構成のものが考えられる。すなわち同図において、(
20)はCPUであッテ、コ17)CPU(20)に対
してシステムROM (21) 、ワークRAM (2
2) 、ビデオRAM (23) 、カラーパレットメ
モリ (24) 及びI10インターフェース(25)
が設けられる。I10インターフェース(25)には上
述の00Mボート及びAUXボートが設けられ、またこ
のI10インターフェース(25)には上述の同期制御
信号が供給されるようになされている。
The decoders (3A) to (3I) may have a configuration as shown in FIG. In other words, in the same figure, (
20) is the CPU, and 17) The system ROM (21) and work RAM (2
2) , video RAM (23), color palette memory (24) and I10 interface (25)
is provided. The I10 interface (25) is provided with the above-mentioned 00M port and AUX port, and the above-mentioned synchronization control signal is supplied to the I10 interface (25).

表示用のビデオRAM(23)及びカラーパレットメモ
リ (24)の出力側にD/A変換回路(26)が設け
られる。また、CPU(20)に対してCRTコントロ
ーラ(40)が設けられ、このCRTコントローラ(4
0)はCPU(20)がらの描画コマンドに応じてD/
A変換回路(26)に描画指示を与える。そしてD/A
変換回路(26)でD/A変換された信号が図示せずも
ビデオ信号処理回路で信号処理されてR,G、Bの色信
号となり対応する表示器(4A)〜(4■)の一つに供
給される。つまり、デコーダの構成はフロッピディスク
インターフェースと表示部がない以外はコントローラ(
1)と同一構成でよく、勿論I10インターフェース(
25)に対してキーボードやプリンタ等を配するように
してもよい。
A D/A conversion circuit (26) is provided on the output side of the display video RAM (23) and color palette memory (24). Further, a CRT controller (40) is provided for the CPU (20).
0) is D/D in response to a drawing command from the CPU (20).
A drawing instruction is given to the A conversion circuit (26). And D/A
The signal D/A converted by the conversion circuit (26) is processed by a video signal processing circuit (not shown) to become R, G, and B color signals and displayed on one of the corresponding displays (4A) to (4). supplied to. In other words, the configuration of the decoder is the controller (
The same configuration as 1) may be used, and of course the I10 interface (
25) may be provided with a keyboard, printer, etc.

G2画面の拡大縮小表示 次に画面の拡大縮小表示に付き、第4図及び第5図を参
照して説明する。先ずステップ(イ)でプログラムを開
始し、CPU(10)によりフロッピディスクインター
フェース(16)を介してディスク(図示せず)にビッ
ト列で書き込まれている或る描画コマンドを読み出して
ワークRAM(12)に展開し、ステップ(ロ)で描画
コマンドのオペランドを解析して論理的(ユニット・ス
クリーン上)X−Y座標を計算し、第5図Aに示すよう
に或る点の座標P (x、y)の値を求める。次にスチ
ップ(ハ)で求めた座標P (x、’y)をα倍(但し
、αは拡大縮小率でα≧0である)し、X=αx、Y=
αyより拡大縮小された結果の座標P’  (X、Y)
を求める。
G2 Screen Enlargement/Reduction Display Next, the enlargement/reduction display of the screen will be explained with reference to FIGS. 4 and 5. First, the program is started in step (a), and the CPU (10) reads out a certain drawing command written in the form of a bit string to the disk (not shown) via the floppy disk interface (16) and writes it to the work RAM (12). In step (B), the operands of the drawing command are analyzed to calculate the logical (on the unit screen) X-Y coordinates, and as shown in Figure 5A, the coordinates P (x, Find the value of y). Next, multiply the coordinates P (x, 'y) obtained by step (c) by α (however, α is the scaling factor and α≧0), X=αx, Y=
Coordinates P' (X, Y) of the result of scaling from αy
seek.

ステップ(ニ)で求めたXの値が0≦X≦1であるか否
かを判断し、0≦X≦1でなければ描画できないので、
ステップ(ト)に進んで終了する。
Determine whether the value of
Proceed to step (g) and finish.

0≦X≦1であればステップ(ホ)に進み、こ\で求め
たYの値が0≦Y≦1であるか否かを判断し、0≦Y≦
1でなければ描画できないので、ステップ(ト)に進ん
で終了する。0≦Y≦1であればステップ(へ)に進み
、斯る座標情報をビデオRAM (13) ノ所定位置
のアドレスに書き込む。
If 0≦X≦1, proceed to step (E), judge whether the value of Y obtained here is 0≦Y≦1, and 0≦Y≦
If it is not 1, drawing cannot be performed, so proceed to step (g) and end. If 0≦Y≦1, the process advances to step (to) and the coordinate information is written to the address of the predetermined position in the video RAM (13).

このときビデオRAM(13)の所定位置のアドレスV
−RAMaddは第5図BにポすようにV−RAMad
d−αyXmax+αXで決定される。つまり、第5図
BはビデオRAM(13)と1対1対応の表示器(19
)の表示面を表しており、X waxは例えば256個
の画素を表わし、Y maxは200個の画素を表わし
ている。そして、第5図Bで(αX、αy)で表わされ
るP′点が拡大縮小された座標の描画される位置である
At this time, the address V of the predetermined position of the video RAM (13)
-RAMadd is V-RAMadd as shown in Figure 5B.
It is determined by d-αyXmax+αX. In other words, FIG.
), where X wax represents, for example, 256 pixels, and Y max represents 200 pixels. Point P', represented by (αX, αy) in FIG. 5B, is the position where the scaled coordinates are drawn.

このようにしてビデオRAM(13)に書き込まれた拡
大縮小座標情報はCRTコントローラ(30)の制御の
もとに読み出され、カラーパレットメモリ (14)か
らの色の強さを表わす情報を付加されてD/A変換回路
(17)でD/A変喚されてビデオ信号処理回路(18
)に供給され、こ\でR,G。
The scaling coordinate information written in the video RAM (13) in this way is read out under the control of the CRT controller (30), and information representing color intensity from the color palette memory (14) is added. The signal is converted into a D/A signal by a D/A conversion circuit (17), and then converted into a video signal processing circuit (18).
) is supplied to R, G.

Bの色信号が形成され表示器(19)に表示される。A B color signal is formed and displayed on the display (19).

また、ビデオRAM(13)より読み出された拡大縮小
情報は各デコーダに対応したID(flail別)番号
を付加されて、I10インターフェース(15)のAU
Xボートよりデコーダ(3八)〜(3■)にイ共給され
る。各デコーダ(3^)〜(3I)には自己のID番号
の付加された情報を取り込んでデコードし、対応する表
示器(4Δ)〜(4I)に表示される。
In addition, the enlargement/reduction information read from the video RAM (13) is attached with an ID (by flail) number corresponding to each decoder, and is sent to the AU of the I10 interface (15).
It is co-supplied from the X boat to decoders (38) to (3). Each decoder (3^) to (3I) takes in information to which its own ID number is added, decodes it, and displays it on the corresponding display device (4Δ) to (4I).

これにより全てのデコーダ(3A)〜(3■)に与えら
れた情報が拡大情報であれば、表示器(4A)〜(4I
)の全てを用いて一血大両面が得られ、縮小情報であれ
ば表示器(4Δ)〜(4I)に夫々同じ単一画面が得ら
れる。勿論その他の表示の仕方も自由であり、例えば表
示器(4^) 、  (4B) 、  (4D)及び(
4E)により中画面を表示し、その他は単一画面とする
中画面と単一画面の組み合わせや、−向火画面表示後に
単一画面を入れ込むことも可能である。
As a result, if the information given to all decoders (3A) to (3■) is enlarged information, displays (4A) to (4I)
) can be used to obtain one large double-sided image, and if it is reduced information, the same single screen can be obtained on each of the displays (4Δ) to (4I). Of course, other display methods are also available; for example, displays (4^), (4B), (4D), and (
4E), it is also possible to display the middle screen and display the other screens as a single screen, or to insert a single screen after displaying the -direction screen.

また、表示器(4八)〜(4■)で−向火画面を表示中
に、コントローラ(1)の表示器(19)で単−画面を
モニタすることも可能である。
It is also possible to monitor the single screen on the display (19) of the controller (1) while the display screens (48) to (4) are displaying the fire direction screen.

G3拡大データ変換 次に、各デコーダに対応して原データを拡大表示データ
に変換する場合を第6図及び第7図を参照して説明する
。先ずステップ(イ)でプログラムを開始し、フロッピ
ディスクインターフェース(16)を介してディスクに
ビット列で書き込まれている或る描画コマンドを読み出
し°ζワークRAM(12)に展開し、ステップ(ロ)
で描画コマンドのオペランドを解析して論理的X−Y座
標を計算し、P (x、y)の値を求める。
G3 Enlarged Data Conversion Next, the case of converting original data into enlarged display data corresponding to each decoder will be explained with reference to FIGS. 6 and 7. First, start the program in step (a), read out a certain drawing command written in a bit string on the disk via the floppy disk interface (16), expand it to the work RAM (12), and proceed to step (b).
The operands of the drawing command are analyzed in , the logical X-Y coordinates are calculated, and the value of P (x, y) is determined.

次にステップ(ハ)でP ’  (nx−i、 my−
j)により拡大されたX−Y座標を求める。たV(、n
(横)×m(縦)画面構成の(t、j)デコーダ用のデ
ータである。こ\でi、jはi x Q〜n−1,j=
0〜m−1である。そして、ステップ(ニ)でP’  
(nx−i+ my−j)を用いて描画コマンドをエン
コードする。つまり拡大されたX−Y座標を普通の描画
コマンドに戻す。これによりデコーダ側では拡大を怠識
せず普通にデコードすれば結果として拡大表示が得られ
る。
Next, in step (c), P' (nx-i, my-
Find the X-Y coordinates enlarged by j). V(, n
This is data for a (t, j) decoder with a (horizontal) x m (vertical) screen configuration. Here, i and j are i x Q~n-1,j=
It is 0 to m-1. Then, in step (d), P'
Encode the drawing command using (nx-i+my-j). In other words, the enlarged X-Y coordinates are returned to normal drawing commands. As a result, the decoder side can obtain an enlarged display by decoding normally without neglecting enlargement.

ステップ(ホ)で全ての(i、j)について計算したか
、つまり全てのデコーダに対して拡大表示データの変換
が行われたかを判断し、計算してなければステップ(へ
)に進んでt、Jの値を変えて、上述同様の動作を繰り
返す。そして全ての(1,j)について計算がなされた
時点でステップ(ト)に進みプログラムを終了する。
In step (E), determine whether all (i, j) have been calculated, that is, whether the enlarged display data has been converted for all decoders. If the calculation has not been performed, proceed to step (t). , J are changed and the same operation as described above is repeated. When all (1, j) have been calculated, the program proceeds to step (g) and ends the program.

因みに、n=3.m=3として3倍の拡大表示のデータ
変換を第7図を用いて説明する。第7図において■〜■
はデコーダ(3A)〜(3■)に対応し、(i、 j)
のiを0.1.2、jを0,1゜2となし、■のデコー
ダは(0,0)、■のデコーダは(1,0)、■のデコ
ーダは(2,0)、■のデコーダは(0,1)、■のデ
コーダは(1゜1)、■のデコーダは(2,1)、■の
デコーダは(0,2)、■のデコーダは(1,2)、■
のデコーダは(2,2)で表される。そして、P′(n
x−4+ my−j)を用いると、原データの座標P(
x、y)は各デコーダに対して、次のように変換される
By the way, n=3. Data conversion for three times enlarged display will be explained with m=3 using FIG. In Figure 7, ■~■
corresponds to decoders (3A) to (3■), and (i, j)
Let i be 0.1.2, j be 0,1°2, the decoder of ■ is (0,0), the decoder of ■ is (1,0), the decoder of ■ is (2,0), ■ The decoder for ■ is (0,1), the decoder for ■ is (1°1), the decoder for ■ is (2,1), the decoder for ■ is (0,2), the decoder for ■ is (1,2), ■
The decoder of is expressed as (2,2). And P′(n
x-4+my-j), the coordinates P(
x, y) is transformed for each decoder as follows.

■のデコーダ・・・P’  (3x、 3y)■のデコ
ーダ・・・P ’  (3x−1,3y)■のデコーダ
・・・P′(3χ−2+ 3y)■のデコーダ・・・P
’  (3x、 3y−1)■のデコーダ・・・P’ 
 (3x−1,3y−1)■のデコーダ・・・P ’ 
 (3x−2+ 3y−1)■のデコーダ・・・P’ 
 (3x、 3y−2)■のデコーダ・・・P ’  
(3x−1,3y−2)■のデコーダ・・・P’  (
3x−2,3y−2)従って、(Xt、3It)から(
X2.)’2)に向かって線を引く描画コマンドは、 ■のデコーダに対して(3X1 、3yt )から(3
に2゜3y2)に向かう線 ■のデコーダに対して(3x−1,3y)から(3X2
−1゜3y2)に向かう線 ■のデコーダに対して(3χL −2,3y1−2)か
ら(3X2−2+ 3V2−2)に向かう線に対応する
■Decoder...P' (3x, 3y)■Decoder...P' (3x-1, 3y)■Decoder...P'(3χ-2+3y)■■Decoder...P
'(3x, 3y-1)■decoder...P'
(3x-1, 3y-1)■ Decoder...P'
(3x-2+3y-1)■Decoder...P'
(3x, 3y-2)■Decoder...P'
Decoder of (3x-1, 3y-2)■...P' (
3x-2, 3y-2) Therefore, from (Xt, 3It) (
X2. )'2) A drawing command that draws a line toward (3X1, 3yt) to (3
From (3x-1, 3y) to (3X2
-1°3y2) corresponds to the line (3xL -2, 3y1-2) to (3X2-2+3V2-2) for the decoder of the line (3).

こ\でID番号と(t、  j)のデコーダとの関係は
ID=jn+iで表される。例えば(0,O)のデコー
ダは0(■のデコーダ)、(1,O)のデコーダは1 
(■のデコーダ)・・・ (2,2)のデコーダは8 
(■のデコーダ)の如くなる。
Here, the relationship between the ID number and the decoder (t, j) is expressed as ID=jn+i. For example, the decoder for (0, O) is 0 (decoder for ■), and the decoder for (1, O) is 1
(Decoder of ■)... The decoder of (2, 2) is 8
It will look like (■ decoder).

G4ベゼル補正 さて、1つの画面を複数個の表示器により表示する場合
には表示器の枠(ベゼル)が問題となり、望ましくはこ
の枠があっても恰も枠がないように複数個の表示器で画
面を表示したい。つまり、複数個の表示器で1つの画面
を表示する場合どうしても隣接する表示器の枠の所で段
差が生じ、表示される画面が不自然なものとなる。そこ
でこれを解消する方法を次に第8図及び第9図を参照し
て説明する。先ず、ステップ(イ)でプログラムをl5
FI (+&し、フロンピディスクインターフェース(
IG)を介してディスクにビット列で書き込まれている
或る座標を読み出してワークRAM(12)に展開し、
ステップ(ロ)で描画コマンドのオペランドを解析して
論理的X−Y座標を計算し、P (x、y)の値を求め
る。
G4 Bezel Correction Now, when one screen is displayed on multiple displays, the frame (bezel) of the display becomes a problem, and it is desirable to have multiple displays so that even if there is this frame, there is no frame. I want to display the screen with . That is, when a single screen is displayed using a plurality of display devices, a difference in level inevitably occurs between the frames of adjacent display devices, and the displayed screen becomes unnatural. A method for solving this problem will now be described with reference to FIGS. 8 and 9. First, run the program in step (a)
FI (+&, front disk interface (
A certain coordinate written in a bit string on the disk via the IG) is read out and expanded to the work RAM (12),
In step (b), the operands of the drawing command are analyzed, logical X-Y coordinates are calculated, and the value of P (x, y) is determined.

α        α により拡大されたX−Y座標を求める。こ\でαは表示
率で0≦α≦1の関係にある。たソ゛シこのX−Y座標
はnXm画面構成の(t、j)デコーダ用のデータであ
る。そして、ステップ(ニ)で次にステップ(ホ)で全
ての(t、j)について計算したか、つまり全てのデコ
ーダに対して上述の座標が求められたかを判断し、計算
してなければステップ(へ)に進んでl、jの値を変え
て、上述同様の動作を繰り返す。そして、全ての(i。
Find the X-Y coordinates enlarged by α α. Here, α is the display rate and has a relationship of 0≦α≦1. This X-Y coordinate is data for a (t,j) decoder with an nXm screen configuration. Then, in step (d), it is determined whether all (t, j) have been calculated in step (e), that is, whether the above coordinates have been obtained for all decoders, and if they have not been calculated, step Proceed to step (3), change the values of l and j, and repeat the same operation as described above. And all (i.

j)について計算がなされた時点でステップ(ト)に進
みプログラムを終了する。
When the calculation for j) is completed, proceed to step (g) and end the program.

第8図の動作に関連してデコーダ側の或る表示器の表示
状態を第9図を用いて説明する。第9図において、aは
表示器で表示できる物理的表示領域、bはボーダとベゼ
ル部分を含む表示器の枠である。従って、第9図では枠
同士が隣接した2つの表示器を示している。第8図のス
テップ(ロ)でX−Y座標P (x、y)を求めると、
これはデコーダ側の或る表示器の表示領域a内に表示さ
れる。また、Cは2つの表示領域a内に描画された或る
直線を表している。第8図のステップ(ハ)で拡大され
たX−Y座標を求めると、これは図示せずも第9図Aに
破線dで示す拡大された仮想的な表示枠内に表示される
。そして、この拡大された仮想的な表示枠を第9図Bに
示すように原点万図のステップ(ニ)で求める座標であ
る。すると、仮想的な表示枠は第9図Bからもわかるよ
うに実際の枠すに略々一致するようになる。このとき、
第9図Aで示されていた直線Cは第9図Bでは少し下っ
た位置に表示される。しかし、左側の表示領域す内の直
線Cと右側の表示領域す内の直線Cの直線性は維持され
たま\である。つまり、隣接する表示器の枠で段差が生
じることがない。
In connection with the operation shown in FIG. 8, the display state of a certain display on the decoder side will be explained using FIG. 9. In FIG. 9, a is a physical display area that can be displayed on the display, and b is a frame of the display that includes a border and a bezel portion. Therefore, FIG. 9 shows two displays with adjacent frames. When the X-Y coordinate P (x, y) is determined in step (b) of Fig. 8,
This is displayed within the display area a of a certain display on the decoder side. Further, C represents a certain straight line drawn within the two display areas a. When the enlarged X-Y coordinates are determined in step (c) of FIG. 8, they are displayed within the enlarged virtual display frame indicated by the broken line d in FIG. 9A, although not shown. Then, as shown in FIG. 9B, this enlarged virtual display frame is the coordinate obtained in step (d) of the origin map. Then, as can be seen from FIG. 9B, the virtual display frame almost matches the actual frame. At this time,
The straight line C shown in FIG. 9A is displayed at a slightly lower position in FIG. 9B. However, the linearity of the straight line C in the left display area and the straight line C in the right display area is maintained. In other words, there is no difference in level between the frames of adjacent display devices.

G51D番号の割付は 次に各デコーダにID番号を割付ける手順を第10図及
び第11図を参照して説明する。先ず、ステップ(イ)
でプログラム開始し、ステップ(ロ)でデコーダ(3A
)はコントローラ(1)より第10図に示すようなID
割り付けのデータシーケンスが送られているかをチェッ
クする。ステップ(ハ)でデコーダ(3八)はコントロ
ーラ(11より送出されて(る情報がID割り付はデー
タシーケンスか否かを判断し、そうでなければステップ
(へ)に進んでプログラムを終了し、そうであれば当該
データシーケンスに含まれるID番号を自己のID番号
として記憶保存する。そして初期設定される。
Next, the procedure for allocating an ID number to each decoder will be explained with reference to FIGS. 10 and 11. First, step (a)
Start the program with step (b) and start the decoder (3A
) is the ID as shown in Figure 10 from the controller (1).
Check whether the allocated data sequence is being sent. In step (c), the decoder (38) determines whether the information sent from the controller (11) is an ID allocation data sequence, and if not, proceeds to step (38) and ends the program. , if so, it stores and saves the ID number included in the data sequence as its own ID number.Then, it is initialized.

次にデコーダ(3^)はステップ(ホ)で自己の10番
号を1つインクリメントとして次段のデコーダ(3B)
のID番号としてAUXボートに出力し、ステップ(へ
)にてプログラムを終了する。
Next, the decoder (3^) increments its own 10 number by one in step (e), and the next stage decoder (3B)
The ID number is output to the AUX boat, and the program ends at step (to).

同様にデコーダ(3B)はデコーダ(3A)より供給さ
れたID番号を自己のID番号とし”ζ記憶保存し、初
期設定される。そしてデコーダ(3B)は自己のID番
号を1つインクリメントとして次段のデコーダ(3C)
のID番号としてAUXボートに出力する。以下(3D
)〜(3■)に付いても同様の動作が順次行われ、全て
のデコーダ(3A)〜(3■)に対するID番号の割り
付けが終了する。
Similarly, the decoder (3B) stores the ID number supplied from the decoder (3A) as its own ID number, and is initialized. Then, the decoder (3B) increments its own ID number by one and performs the next Stage decoder (3C)
output to the AUX boat as the ID number. Below (3D
) to (3) are sequentially performed, and the assignment of ID numbers to all decoders (3A) to (3) is completed.

G6外部同期 次に各デコーダに外部同期をかける場合、つまりコント
ローラ(1)からの同期制御信号によりデコーダ(3A
)〜(3I)を−斉に駆動させる場合を第12図及び第
13図を参照して説明する。第12図はコントローラ(
1)の動作で、第13図はデコーダ(3A)〜(3I)
の動作である。先ず、ステップ(イ)でプログラム開始
し、ステップ(ロ)でコントローラ(1)はI10イン
ターフェース(15)から出力される同期制御信号を一
方のレベル例えばローレベルとする。次にステップ(ハ
)で゛コントローラ(1)はデコーダ(3A)〜(3■
)に対して全てのデータを送る。ステップ(ニ)でコン
トローラ(1)は全てのデータ送信完了後にI10イン
ターフェース(15)から出力される同期制御信号を他
方のレベル例えばハイレベルにする。ステップ(ホ)で
プログラムを終了する。
G6 external synchronization Next, when applying external synchronization to each decoder, in other words, the decoder (3A
) to (3I) will be explained with reference to FIGS. 12 and 13. Figure 12 shows the controller (
In the operation of 1), Fig. 13 shows the decoders (3A) to (3I).
This is the operation. First, the program is started in step (a), and in step (b), the controller (1) sets the synchronous control signal output from the I10 interface (15) to one level, for example, low level. Next, in step (c), the controller (1) operates the decoders (3A) to (3■
) send all data to. In step (d), the controller (1) sets the synchronous control signal output from the I10 interface (15) to the other level, for example, high level, after all data transmission is completed. End the program at step (E).

一方、デコーダ(3A)〜(3■)は各々ステップ(イ
)でプログラム開始し、ステップ(ロ)で00Mポート
よりデータを受信する。ステップ(ハ)で受信データを
AUXポートに出力する。
On the other hand, each of the decoders (3A) to (3) starts a program in step (a), and receives data from the 00M port in step (b). In step (c), the received data is output to the AUX port.

ステップ(ニ)でコントローラ(1)のI10インター
フェース(15)より各デコーダのI10インターフェ
ース(25)に供給されている同期制御信号がハイレベ
ルか否かを判断し、ハイレベルでなければすなわちロー
レベルであればステップ(ロ)へ戻り、ハイレベルであ
ればステップ(ホ)に進んでデータをデコード開始する
。ステップ(へ)で、データ終了か否かを判断し、デー
タ終了でなければステップ(ニ)へ戻り、データ終了で
あればステップ(ト)に進んでプログラムを終了する。
In step (d), it is determined whether the synchronous control signal supplied from the I10 interface (15) of the controller (1) to the I10 interface (25) of each decoder is at high level, and if it is not high level, that is, it is low level. If so, the process returns to step (b), and if the level is high, the process proceeds to step (e) to start decoding the data. In step (v), it is determined whether the data has ended or not. If the data has not ended, the process returns to step (d), and if the data has ended, the process advances to step (g) to end the program.

ツマリ、デコーダ(3^)〜(3I)はコントローラ(
1)からの同期制御信号がローレベルの間はデータを取
り込むだけでデコードは行われず、同期制御信号がハイ
レベルになると一斉にデコード開始する。
The knobs and decoders (3^) to (3I) are the controller (
While the synchronization control signal from 1) is at low level, data is only taken in and no decoding is performed, and when the synchronization control signal becomes high level, decoding starts all at once.

G7フローコントロール 次に直列接続されたデコーダのデータのオーバフローが
検出されたら、前段のデコーダに対してデータ出力の停
止を命令するフローコントロールの手順を第14図及び
第15図を参照して説明する。
G7 Flow Control Next, when an overflow of data in a serially connected decoder is detected, the flow control procedure for instructing the preceding decoder to stop outputting data will be explained with reference to FIGS. 14 and 15. .

先ず、第14図においてコントローラ(1)は00Mポ
ート及びAUXポートに対してワークRAM(12)上
に夫々送信バッファTC及び受信バッファTRと送信バ
ッファTA及び受信バッファRAを有しており、こ\で
はAUXボート側の送信バッファTA及び受信バッファ
RAのみを示している。また、各デコーダも00Mポー
ト及びAUXボートに対してワークRAM(12)上に
夫々送信バッファTC及び受信バッファRCと送信バッ
ファTA及び受信バッファRAを有している。そして、
コントローラ(1)のAUXボートの送信バッファTA
のデータはデコーダ(3A)の00Mボートの受信バッ
ファRCに伝送され、デコーダ(3^)の00Mボート
の送信バッファTCのデータはコントローラ(1)のA
UXボートの受信バッファRAに伝送される。つまり双
方向伝送とされている。また、デコーダ(3A)のAU
Xボートの送信バッファTAのデータはデコーダ(3B
)の00Mポートの受信バッファRCに伝送され、デコ
ーダ(3B)の00Mポートの送信バッファTCのデー
タはデコーダ(3八)のAUXボートの受信バッファR
Aに伝送される。つまり、この場合も双方向伝送とされ
ている。その他のデコーダ間でも同様に双方向伝送でき
るようになされている。
First, in FIG. 14, the controller (1) has a transmit buffer TC, a receive buffer TR, a transmit buffer TA, and a receive buffer RA on the work RAM (12) for the 00M port and the AUX port, respectively. In the figure, only the transmission buffer TA and reception buffer RA on the AUX boat side are shown. Each decoder also has a transmit buffer TC, a receive buffer RC, a transmit buffer TA, and a receive buffer RA on the work RAM (12) for the 00M port and the AUX port, respectively. and,
Transmission buffer TA of AUX boat of controller (1)
The data in the transmit buffer TC of the 00M boat of the decoder (3^) is transmitted to the receive buffer RC of the 00M boat of the decoder (3A), and the data of the transmit buffer TC of the 00M boat of the decoder (3^) is transmitted to the A of the controller (1).
It is transmitted to the reception buffer RA of the UX boat. In other words, it is considered to be bidirectional transmission. Also, the AU of the decoder (3A)
The data in the transmission buffer TA of the X boat is sent to the decoder (3B
) is transmitted to the reception buffer RC of the 00M port of the decoder (3B), and the data in the transmission buffer TC of the 00M port of the decoder (3B) is transmitted to the reception buffer R of the AUX port of the decoder (38).
It is transmitted to A. In other words, in this case as well, the transmission is bidirectional. Bidirectional transmission is also possible between other decoders.

このような構成において、いま、−例としてデコーダ(
3^)〜(3C)の間の動作を第15図に従って説明す
る。ステップ(イ)でプログラムが開始してステップ(
ロ)でデコーダ(3B)の00Mボートの受信バッファ
RCがフルになったが否が、すなわち受信バッファRC
がオーバフローとなったか否かが判断され、フルになる
とステップ(ハ)でデコーダ(3B)の00Mポートの
送信バッファTCに送信停止信号Xoffを出力する。
In such a configuration, for example, a decoder (
The operations between 3^) and (3C) will be explained with reference to FIG. The program starts at step (A) and steps (
(b) Whether the receive buffer RC of the 00M boat of the decoder (3B) becomes full or not, that is, the receive buffer RC
It is determined whether or not the buffer has overflowed, and if it becomes full, a transmission stop signal Xoff is outputted to the transmission buffer TC of the 00M port of the decoder (3B) in step (c).

この送信停止信号Xoffは前段のデコーダ(3A)の
AUXボートの受信バッファRAで受信され、デコーダ
(3^)はデコーダ(3B)へのデータの転送を停止す
る。ステップ(ロ)でフルになってなければステップ(
ニ)に進む。
This transmission stop signal Xoff is received by the reception buffer RA of the AUX port of the preceding decoder (3A), and the decoder (3^) stops transferring data to the decoder (3B). If it is not full at step (B), step (
Proceed to step d).

ステップ(ニ)でデコーダ(3B)のAUXポートの受
信バッファRAがフルになったか否か判断され、フルに
なるとステップ(ホ)でデコ゛−ダ(3B)のAUXボ
ートの送信バッファTAに送信停止信号X offを出
力する。この送信停止信号Xoffは後段のデコーダ(
3C)の00Mポートの受信バッファRCで受信され、
デコーダ(3C)はデコーダ(3B)へのデータの転送
を停止する。ステップ(ニ)でフルになってなければス
テップ(へ)に進む。
In step (d), it is determined whether the reception buffer RA of the AUX port of the decoder (3B) is full or not, and when it is full, the transmission to the transmission buffer TA of the AUX port of the decoder (3B) is stopped in step (e). Outputs a signal X off. This transmission stop signal Xoff is sent to the subsequent decoder (
3C) is received by the reception buffer RC of the 00M port,
The decoder (3C) stops transferring data to the decoder (3B). If it is not full in step (d), proceed to step (go).

ステップ(へ)でデコーダ(3B)の00Mボートの送
信バッファTCに送信停止信号Xoffを出力した状態
か否かを判断し、出力した状態であればステップ(ト)
に進む。ステップ(ト)でデコーダ(3B)の00Mボ
ートの受信バッファRCに空きがあるか否かを判断し、
空きがあればステップゆでデコーダ(3B)の00Mポ
ートの送信バッファTCに送信再開信号Xonを出力す
る。この送信再開信号Xonは前段のデコーダ(3^)
のAUXボートの受信バッファRAで受信され、デコー
ダ(3八)はデコーダ(3B)へのデータの転送を再開
する。ステップ(へ)で送信停止信号Xoffが出力さ
れずまたステップ(ト)で受信バッファRCに空きがな
ければステップ(す)に進む。
In step (to), it is determined whether or not the transmission stop signal
Proceed to. In step (g), it is determined whether there is space in the reception buffer RC of the 00M boat of the decoder (3B),
If there is space, a transmission restart signal Xon is output to the transmission buffer TC of the 00M port of the step boil decoder (3B). This transmission restart signal Xon is sent to the previous stage decoder (3^)
The decoder (38) resumes data transfer to the decoder (3B). If the transmission stop signal Xoff is not output in step (g) and there is no free space in the reception buffer RC in step (g), the process advances to step (su).

ステップ(す)でデコーダ(3B)のAUXポートの送
信バッファTAに送信停止信号X offを出力した状
態か否かを判断し、出力した状態であればステップ(ヌ
)に進む。ステップ(ヌ)でデコーダ(3B)のAUX
ボートの受信バッファRAに空きがあるか否かを判断し
、空きがあればステップ(ル)でデコーダ(3B)のA
UXポートの送信バッファTAに送信再開信号Xonを
出力する。この送信再開信号Xonは後段のデコーダ(
3C)の00Mポートの受信バッファRCで受信され、
デコーダ(3C)はデコーダ(3B)へのデータの転送
を再開する。そしてステップ(ヲ)でプログラムを終了
する。また、ステップ(ワ)で送信停止信’:Xoff
が出力されずまたステップ(ヌ)で受信バソフプRAに
空きがなければステ、7ブ(ヲ)に進んでプログラムを
終了する。
In step (S), it is determined whether the transmission stop signal X off has been output to the transmission buffer TA of the AUX port of the decoder (3B), and if it has been output, the process advances to step (N). Decoder (3B) AUX in step (nu)
It is determined whether there is space in the reception buffer RA of the boat, and if there is space, the A of the decoder (3B) is
A transmission restart signal Xon is output to the transmission buffer TA of the UX port. This transmission restart signal Xon is sent to the subsequent decoder (
3C) is received by the reception buffer RC of the 00M port,
The decoder (3C) resumes transferring data to the decoder (3B). Then, step (wo) ends the program. Also, in step (wa), the transmission stop signal':Xoff
is not output and if there is no space in the receiving bass disk RA at step (N), the program proceeds to step 7 and ends the program.

コントローラ(11とデコーダ(3八)及び各デコーダ
間でも同様の動作が可能である。
Similar operations are possible between the controller (11) and the decoder (38) and each decoder.

H発明の効果 上述の如くこの発明によれば、情報発生手段で或る位置
座標を求めてこれより複数個のデコーダに対応した拡大
座標を夫々求め、この拡大座標を各デコーダに対応する
表示器の画面上において原点方向に所定量シフトするよ
うにしたので、拡大表示したときの隣接する表示器の枠
(ベゼル)により見えなくなる部分の画面が実質的に補
償され、隣接する表示器の画面間に直線性を維持でき、
恰も格子の向う側を見ているように見え、あるものがあ
るがま−に見える。
Effects of the Invention H As described above, according to the present invention, the information generating means obtains certain position coordinates, from which enlarged coordinates corresponding to a plurality of decoders are respectively obtained, and these enlarged coordinates are displayed on the display corresponding to each decoder. Since the screen is shifted by a predetermined amount in the direction of the origin, the part of the screen that becomes invisible due to the frame (bezel) of the adjacent display when it is enlarged is substantially compensated for, and the gap between the screens of the adjacent display is can maintain linearity,
It looks like you're looking at the other side of a grid, and you can see certain things right there.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す構成図、第2図は第
1図で使用されるコントローラの一例をボす構成図、第
3図は第1図で使用されるデコーダの一例を示す構成図
1、第4図及び第5図は夫々画面の拡大縮小表示の説明
に供するためのフローチャート及び線図、第6図及び第
7図は夫々拡大データ変換の説明に供するためのフロー
チャート及び線図、第8図及び第9図は夫々ベゼル補正
の説明に供するためのフローチャート及び線図、第10
図及び第11図は夫々ID番号の割付けの説明に供する
ためのフローチャート及び線図、第12図及び第13図
は夫々外部同期の説明に供するだめのフローチャート、
第14図及び第15図は夫々フローコントロールの説明
に供するための構成図及びフローチャートである。 (1)はコントローラ、(2)はキーボード、(3^)
〜(3■)はデコーダ、(4八)〜(4I)は表示器で
ある。
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing an example of the controller used in Fig. 1, and Fig. 3 is a block diagram showing an example of the decoder used in Fig. 1. 1, 4, and 5 are flowcharts and diagrams for explaining screen enlargement/reduction display, and FIGS. 6 and 7 are flowcharts and diagrams for explaining enlarged data conversion, respectively. 8 and 9 are a flowchart and a diagram for explaining bezel correction, respectively.
11 and 11 are flowcharts and diagrams, respectively, for explaining ID number assignment, and FIGS. 12 and 13 are flowcharts, respectively, for explaining external synchronization.
FIG. 14 and FIG. 15 are a configuration diagram and a flowchart, respectively, for explaining flow control. (1) is the controller, (2) is the keyboard, (3^)
-(3) are decoders, and (48) to (4I) are indicators.

Claims (1)

【特許請求の範囲】 内部または外部からのデータに基づいて情報を発生する
情報発生手段と、 該情報発生手段に対して直列の関係に配された複数個の
デコーダと、 該複数個のデコーダに対応して夫々設けられた複数個の
表示器とを備え、 上記情報発生手段において或る位置座標を求め、該位置
座標より上記複数個のデコーダに対応した拡大座標を夫
々求め、 該拡大座標を上記複数個のデコーダに対応する上記複数
個の表示器の画面上において原点方向に所定量シフトす
るようにしたことを特徴とするビデオテックス表示装置
[Claims] Information generating means for generating information based on internal or external data; a plurality of decoders disposed in series with the information generating means; and the plurality of decoders. a plurality of display units respectively provided in correspondence with each other; the information generation means determines certain position coordinates, from the position coordinates, respectively determines enlarged coordinates corresponding to the plurality of decoders; A videotex display device, characterized in that the screens of the plurality of displays corresponding to the plurality of decoders are shifted by a predetermined amount in the direction of the origin.
JP61004762A 1986-01-13 1986-01-13 Video text display Expired - Lifetime JPH0683417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61004762A JPH0683417B2 (en) 1986-01-13 1986-01-13 Video text display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61004762A JPH0683417B2 (en) 1986-01-13 1986-01-13 Video text display

Publications (2)

Publication Number Publication Date
JPS62163480A true JPS62163480A (en) 1987-07-20
JPH0683417B2 JPH0683417B2 (en) 1994-10-19

Family

ID=11592892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004762A Expired - Lifetime JPH0683417B2 (en) 1986-01-13 1986-01-13 Video text display

Country Status (1)

Country Link
JP (1) JPH0683417B2 (en)

Also Published As

Publication number Publication date
JPH0683417B2 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
JP2513180B2 (en) Videotex display
CN101080698B (en) Image processor, image processing system and method for producing image
US5091721A (en) Acoustic display generator
JP3419046B2 (en) Video display device
JPH09245179A (en) Computer graphic device
US6844879B2 (en) Drawing apparatus
JPH03241480A (en) Engine for drawing parallel polygon/picture element
US5880741A (en) Method and apparatus for transferring video data using mask data
WO2000004527A1 (en) Apparatus and method of directing graphical data to a display device
EP1259885B1 (en) Driving of multiple displays of a plurality of types
JPS62163481A (en) Multidisplay device for video tex
JP2002032063A (en) Liquid crystal display device and method for controlling window display magnification
JPS62163480A (en) Video tex display device
JPS62163479A (en) Video tex display device
JPS62163164A (en) Multi-processor
JPS62163163A (en) Multi-processor
JP3862976B2 (en) Display mechanism
JP2001228818A (en) Display device
JP2530880B2 (en) Graphic display device
JPH0830430A (en) Display device
JPS6362750B2 (en)
JPH0682267B2 (en) Display device
CN111309169A (en) Touch device, control method and electronic equipment
JPH0584542B2 (en)
JPS59225474A (en) Parallel processing unit of graphic information

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term