JPS62163092A - Video image screen display system - Google Patents
Video image screen display systemInfo
- Publication number
- JPS62163092A JPS62163092A JP61005859A JP585986A JPS62163092A JP S62163092 A JPS62163092 A JP S62163092A JP 61005859 A JP61005859 A JP 61005859A JP 585986 A JP585986 A JP 585986A JP S62163092 A JPS62163092 A JP S62163092A
- Authority
- JP
- Japan
- Prior art keywords
- video
- line
- signal
- video image
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概要〕
ビデオ映像画面表示方式であって、インタレース方式の
ビデオ映像信号入力を各フレーム毎に２個のビデオフレ
ームメモリに格納し、交互に１走査線ずつ読み出して画
面表示するため、精細度の高い映像画面を得ることがで
きる。[Detailed Description of the Invention] [Summary] This is a video image screen display method in which an interlaced video image signal input is stored in two video frame memories for each frame and read out alternately one scanning line at a time. Because it is displayed on a screen, a high-definition video screen can be obtained.
・〔産業上の利用分野〕
本発明はビデオ映像を表示装置に画面表示する方式に関
するものである。- [Industrial Application Field] The present invention relates to a method for displaying video images on a display device.
ビデオ装置から送られる映像信号は映像画面を水平線を
主走査線、垂直線を副走査線として走査されたものであ
るが、その偶数番目のラインを１フレームとし、奇数番
目のラインを他の１フレームとし、２個のフレームで１
つの画面の映像信号とするインタレース方式の映像信号
である。A video signal sent from a video device is one that scans the video screen with the horizontal line as the main scanning line and the vertical line as the sub-scanning line. frame, and 2 frames make 1
This is an interlaced video signal that is a video signal for one screen.
テレビ受像機はこのインタレース方式の映像信号を復元
するように、飛び越し走査による映像復元を行うことが
できる。A television receiver can perform video restoration using interlaced scanning to restore this interlaced video signal.
しかしながら、情報処理装置に用いられるディスプレイ
装置は、表示する画素データを順次配列表示する機能し
かもたない。However, display devices used in information processing devices only have a function of sequentially arranging and displaying pixel data to be displayed.
そのため、ディスプレイ装置でビデオ映像信号を表示す
る方式が案出されているが、表示画面の精細度が低く、
精細度の高い表示方式が要望されている。For this reason, methods have been devised to display video signals on display devices, but the resolution of the display screen is low and
A display method with high definition is desired.
第３図は従来のビデオ映像画面表示方式のブロック図を
示す。FIG. 3 shows a block diagram of a conventional video image screen display system.
カラー映像信号と走査のための同期信号とから構成され
る複合映像信号、即ちビデオ映像信号がビデオ装置から
入力すると、アナログ／ディジタル変換回路（Ａ／Ｄ変
換回路）■で映像信号が分離してディジタル信号に変換
され、同時に赤、緑、青の信号（ＲＧＢ信号）に分離さ
れて、ビデオラインメモリ２．３に格納される。When a composite video signal consisting of a color video signal and a synchronization signal for scanning, that is, a video video signal, is input from a video device, the video signal is separated by an analog/digital conversion circuit (A/D conversion circuit). It is converted into a digital signal and simultaneously separated into red, green, and blue signals (RGB signals) and stored in the video line memory 2.3.
一方、同期信号回路４で同期信号の分離が行われ、同時
に水平、垂直同期信号に分離されてメモリ制御回路５に
人力する。On the other hand, the synchronization signal is separated in the synchronization signal circuit 4, and simultaneously separated into horizontal and vertical synchronization signals and sent to the memory control circuit 5.
ビデオラインメモリ制御皿回路５は、このビデオライン
メモリ２．３を交互に読み書きするよう制御し、マルチ
プレクサ７でこのビデオラインメモリの出力を切り換え
る。A video line memory control circuit 5 controls the video line memory 2.3 to be read and written alternately, and a multiplexer 7 switches the output of the video line memory.
しかし、第２図のようにインタレース方式の映像信号は
、映像の偶数フレームの場合は０．２゜４００９番目の
映像ライン信号が、奇数フレームの場合は１，３，４．
、、、番目の映像ライン信号が入力する。However, as shown in FIG. 2, in the case of an interlaced video signal, the 0.2°4009th video line signal is 0.2° for an even numbered video frame, and the 1st, 3rd, 4th, etc. video line signal for an odd numbered frame.
The , th video line signal is input.
即ち、何れの場合も１つの置きの映像ラインなので、デ
ィスプレイ装置の表示同期信号回路６の表示タイミ：グ
に応じて、ディスプレイ装置には偶数フレームの場合は
、映像ライン番号０．０゜２．２，４．４．、、のよう
にビデオラインメモリのデータは２度ずつ繰り返して送
出され、奇数フレームの場合はｌ、１，３，３．、、の
ように送出されディスプレイ装置の画面を構成する。That is, in any case, since every other video line is used, the display device has a video line number of 0.0°2. 2,4.4. , , etc., the data in the video line memory is sent out twice each time, and in the case of an odd number of frames, it is sent out as l, 1, 3, 3, . , , are sent out to form the screen of the display device.
この従来の方式では映像画面が、例えば赤と緑色が交互
のラインで構成される場合は、ディスプ【／イ装置で表
示される画面で赤−色と緑一色の画面が繰り返すことに
なり、元の映像を復元表示することができない。In this conventional method, if the video screen is made up of alternating red and green lines, for example, the screen displayed on the display device will repeat the red-color and green-only screens, and the original The video cannot be restored and displayed.
本発明はこのような点に鑑みて創作されたちのであって
、高い精細度で忠実にビデオ映像を表示する方式を提供
することを目的としている。The present invention was created in view of these points, and it is an object of the present invention to provide a method for faithfully displaying video images with high definition.
上記目的を達成するために、Ａ／Ｄ変換回路の出力、Ｒ
Ｇ Ｂ （８号をフレーム毎にビデオフレームメモリに
格納し、そのメモリから表示同期回路の表示同期信号に
応じて交互にラインを読み出すビデオフレームメモリ制
御回路を設ける。In order to achieve the above purpose, the output of the A/D conversion circuit, R
A video frame memory control circuit is provided which stores G B (No. 8 frame by frame) in a video frame memory and reads out lines alternately from the memory in accordance with a display synchronization signal of a display synchronization circuit.
即ち、上記の従来例を構成するビデオラインメモリに替
えて、ビデオフレームメモリを設けている。That is, a video frame memory is provided in place of the video line memory that constitutes the conventional example.
人力するビデオ映像信号はＡ／Ｄ変換回路を経てＲＧＢ
信号に変換され、フレーム単位にビデオフレームメモリ
に格納する。The human-powered video image signal goes through an A/D conversion circuit and becomes RGB.
It is converted into a signal and stored in the video frame memory in units of frames.
そして、ビデオフレームメモリから読み出す時は、両ビ
デオフレームメモリから交互に１ラインずつ読み出して
走査線としてディスプレイ装置の画面を構成するように
する。When data is read from the video frame memories, one line is read out alternately from both video frame memories to constitute the screen of the display device as scanning lines.
従って、本発明では元の映像の映像ラインがその順序ど
おりに復元されることになる。Therefore, in the present invention, the video lines of the original video are restored in their order.
第１図は本発明のビデオ映像画面表示方式の一実施例の
ブロック図を示す。FIG. 1 shows a block diagram of an embodiment of the video image screen display method of the present invention.
なお、全図を通じて同一符号は同一対象物を示す。Note that the same reference numerals indicate the same objects throughout the figures.
２０．３０はビデオフレームメモリで、Ａ／Ｄ変換回路
１から出力されるＲＧＢ信号が格納され、５０はビデオ
フレームメモリ制御皿回路でビデオフレームメモリを同
期信号回路からの同期信号によってビデオフレームメモ
リ２０．３０に映像信号をフレーム単位に格納するよう
制御する。20.30 is a video frame memory in which the RGB signals output from the A/D conversion circuit 1 are stored; 50 is a video frame memory control panel circuit that controls the video frame memory 20 by a synchronization signal from a synchronization signal circuit; .30, the video signal is controlled to be stored in frame units.
Ａ／Ｄ変換回路１から出力されるＲＧＢ信号が、例えば
ビデオフレームメモリ２０には偶数フレームの映像ライ
ンが格納され、ビデオフレームメモリ３０には奇数フレ
ームの映像ラインがフレーム単位で映像か格納される。For example, the video frame memory 20 stores the video lines of even frames, and the video frame memory 30 stores the video lines of the odd frames in units of frames. .
即ち、第２図のように、ビデオフレームメモリ２０には
偶数フレームを構成する映像ライン０゜２．４．、、が
格納され、ビデオフレームメモリ３０には映像ライン１
，３，５．、、が格納される。That is, as shown in FIG. 2, the video frame memory 20 stores video lines 0°2.4 . , , are stored in the video frame memory 30, and the video line 1
, 3, 5. , , are stored.
これらのビデオフレームメモリに格納された映像を読み
出すには、ディスプレイ装置の表示量ｊｌＪｌ信号回路
６の表示同期信号によって、ビデオフレームメモリ制御
回路５０は両ビデオフレームメモ１Ｊ２０．３０から交
互に１映像ラインずつ読み出すようマルチプレクサ７を
制御する。To read out the videos stored in these video frame memories, the video frame memory control circuit 50 alternately reads one video line from both video frame memos 1J20 and 30 by the display synchronization signal of the display amount jlJl signal circuit 6 of the display device. The multiplexer 7 is controlled to read the data one by one.
即ち、ビデオフレームメモリ２０からラインＯを読み出
し、次にはビデオフレームメモリ３０から映像ライン１
を読み出す。That is, line O is read from the video frame memory 20, and then video line 1 is read from the video frame memory 30.
Read out.
次いでビデオフレームメモリ２０から映像ライン２を読
み出す。Next, video line 2 is read out from video frame memory 20.
このようにビデオフレームメモリから８売み出すとディ
スプレイ装置に出力する映像ラインは０゜１．２．３．
、、 となり、この映像ラインを走査線として走査する
と、元の映像はライン類に復元されることになる。When 8 lines are output from the video frame memory in this way, the video lines output to the display device are 0°1.2.3.
,, If this video line is scanned as a scanning line, the original video will be restored to lines.
以上述べてきたように、本発明によれば、インタレース
方ｉ°、のビデオ映像信号を高い精細度でディスプレイ
装置に表示することができ、工業的には極めて有用であ
る。As described above, according to the present invention, a video image signal having an interlacing direction i° can be displayed on a display device with high definition, and is extremely useful industrially.
第１図は本発明のビデオ映像画面表示方式の実施例のブ
ロック図、
第２図は本発明の詳細な説明図、
第３図は従来例のブロック図、
第４図は従来例の画面表示説明図である。
図において、
１はアナログ／ディジタル変換回路（Ａ／Ｄ変換回銘）
、
２．３はビデオラインメモリ、
４は同期信号回路、
５はビデオラインメモリ制御回路、
６は表示同期信号回路、
７はマルチプレクサ、
２０．３０はビデオフレームメモリ、
５０はビデオフレームメモリ制御回路である。
漆発明／１更施例のアＤ・ｙ ７ Ｆ
第 １ 閃
７Ｆ−！６ａＦ４ｔｙ＋ａｔ？ｙｊＦｔａ＋／’ｆｇゴ
＠ ２ 回Fig. 1 is a block diagram of an embodiment of the video image screen display method of the present invention, Fig. 2 is a detailed explanatory diagram of the present invention, Fig. 3 is a block diagram of a conventional example, and Fig. 4 is a screen display of a conventional example. It is an explanatory diagram. In the figure, 1 is the analog/digital conversion circuit (A/D conversion circuit)
, 2.3 is a video line memory, 4 is a synchronization signal circuit, 5 is a video line memory control circuit, 6 is a display synchronization signal circuit, 7 is a multiplexer, 20.30 is a video frame memory, and 50 is a video frame memory control circuit. be. Lacquer invention/1st modification example A D・y 7F 1st Flash 7F-! 6aF4ty+at? yjFta+/'fggo @ 2 times
Claims (1)
ビデオ映像信号入力をフレーム毎にそれぞれのビデオフ
レームメモリ（２０、３０）に格納する手段と、 該両ビデオフレームメモリ（２０、３０）から交互に１
走査線ずつディスプレイ装置の画面表示するデータを読
み出す手段とを備えてなることを特徴とするビデオ映像
画面表示方式。[Scope of Claims] Means for storing interlaced video image signal input, which constitutes one screen with two frames, in each video frame memory (20, 30) frame by frame; 1 alternately from 20, 30)
1. A video image screen display method comprising means for reading out data to be displayed on a display device screen line by scanning line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005859A JPS62163092A (en) | 1986-01-13 | 1986-01-13 | Video image screen display system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005859A JPS62163092A (en) | 1986-01-13 | 1986-01-13 | Video image screen display system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62163092A true JPS62163092A (en) | 1987-07-18 |
Family
ID=11622698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005859A Pending JPS62163092A (en) | 1986-01-13 | 1986-01-13 | Video image screen display system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163092A (en) |
-
1986
- 1986-01-13 JP JP61005859A patent/JPS62163092A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0146345B1 (en) | Superimposing apparatus | |
| JPH02999A (en) | Still picture editing device | |
| JPH04138494A (en) | Video display device | |
| US4658291A (en) | Stereoscopic television signal processing method, signal transmitting unit, and signal receiving unit | |
| KR910010348A (en) | Pixel conversion circuit | |
| EP0862326A2 (en) | Image recording and reproduction apparatus | |
| US6449003B1 (en) | Method and circuit for converting the image format of three-dimensional electronic images produced with line polarization | |
| US5016103A (en) | Spatial scan converter with vertical detail enhancement | |
| JPS62249579A (en) | Method and apparatus for reproducing video signal which is free from flicker | |
| JPS62163092A (en) | Video image screen display system | |
| US6266101B1 (en) | Y/C separator | |
| EP1606954B1 (en) | Arrangement for generating a 3d video signal | |
| US6563548B1 (en) | Interlace noise filter | |
| JPS61214878A (en) | Picture displaying device | |
| JPH0522680A (en) | Picture processor | |
| US5485218A (en) | Image processor for producing even field video data based on odd field video data | |
| JP3096562B2 (en) | 3D image playback device | |
| JPH0515349B2 (en) | ||
| KR19990061449A (en) | Video Signal Processing Unit for AMA Projectors | |
| JP2830954B2 (en) | Television signal processor | |
| JP2985194B2 (en) | Image processing device | |
| JPH04296173A (en) | Method and device for preventing flicker of monitor in interlace system | |
| JPS62171283A (en) | Multi-image circuit for picture signal | |
| JPH02224483A (en) | Picture display system | |
| JPS63223688A (en) | Interlace image display controller |