JPS62160292A

JPS62160292A - 集積回路内蔵型カ−ド

Info

Publication number: JPS62160292A
Application number: JP61002544A
Authority: JP
Inventors: 山村　信幸
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1986-01-08
Filing date: 1986-01-08
Publication date: 1987-07-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は絶縁基板上に集積回路を形成したＩＣカードに
関するものである。

〔従来技術〕

通常クレジットカード、キャッシュカード等のカードに
は磁気ストライプが設けられ、磁気ストライブ上にカー
ド所有者の識別情報等が書込まれている磁気記録方式に
よるいわゆる磁気カードが用いられている。しかし、磁
気記録方式のカードはその記録内容が容易に読取られ、
秘蔵や、盗難により、悪用される欠点を有しているため
、近年ＩＣカードが普及の様子を呈している。

従来、このＩＣカードの構造は、第５図に示す様にＩＣ
チップ１５及びＩＣチップ１５が接続された基板１６と
ＩＣカードの筐体であるプラスチックコア１７、及びカ
ード両面を保護するプラスチックシート１８からなって
いる。そして、このＩＣチップ１５内にはメモリ、制御
回路等が内蔵されており、このＩＣチップ１５と基板１
６との電気的接続は第６図（ａｌ〜（Ｃ）に示す様に行
なわれている。例えば、同図（ａ）はワイヤボンディン
グ法で、基板１６上の配線１６ａとＩＣチップ１５とを
ワイヤ１９で接続している。また、同図（ｂ）に示す様
に配線１６ａとＩＣチップ１５とを導電性薄板２０で接
続するテープキャリア法も用いられている。さらに、同
図（Ｃ）に示す様に配線１６ａとＩＣチップ１５とをバ
ンプ２１を用いて接続するフリップチップ法も用いられ
ている。

〔従来技術の問題点〕

上述の様な従来のＩＣカード内のＩＣチップと基板（配
線部）との接続において、上述の様にワイヤボンディン
グ法等を用いることは結線構造が複雑となり、作業性も
悪い。したがって、製品の歩留りが悪（、信頼性も低い
ものとなる。また、基板上にＩＣチップを構成する為、
厚くなり、規格厚（０，７６ｎｍ　）のカードとして使
用する為にはＬＳＩチップ等を研磨するなどの工程が必
要となる。

〔発明の目的〕

本発明は上記従来の欠点に鑑み、特別の結線工程が不要
で且つ信頼性の高いＩＣカードを提供することを目的と
する。

〔発明の要点〕

本発明は上記目的を達成するために、プラスチック、ガ
ラスあるいはセラミック等の絶縁性基板上に多結晶ある
いはアモルファスシリコンを形成し、このシリコンを用
いて薄膜の集積回路を構成し、このＩＣ上にプラスチッ
クシートをラミネートしてＩＣカードを形成することを
要点とする。

〔発明の実施例〕

以下本発明の実施例について図面を参照しながら詳述す
る。

第１図は本実施例のＩＣカードの平面図であり、カード
１はプラスチックフィルム等を３層に積層して構成され
、表面部には図示しないがカード所有者名や口座番号が
書込まれている。また、裏面部（同図は上面が裏面部を
示す）ｌａにはカード内に設けられた後述する集積回路
の各電極に接続された入出力端子３がカード最上層のフ
ィルム面から表出して設けられている。

この入出力端子３の各位置はＩＳＯ（国際標準化機構）
規格の提案に基づいており、入出力端子３は２列４行の
８端子で構成されている。

この８端子は、例えばアドレスデータ入出力用端子３ｇ
、クロック用端子３ｃ、リセット端子３ｂ、電源用端子
３ａ、接地用端子３ｅ、メモリ部（ＥＰ−ＲＯＭ　（Ｅ
ｒａｓａｂｌｅ　Ｐｒｏｇｒａｍｍａｂｌｅ　ｒｅａｄ
　ｏｎｌｙｍｅｍｏｒｙ）からなる）の書込み用電源端
子３ｆ、予備端子３ｄ、３ｈで構成されている。

第２図は、このＩＣカード１内の回路構成を示すブロッ
ク図である。上述の入出力端子３は各々対応するマイク
ロプロセッサ（以下ＭＰＵで示す）４、ＲＯＭ　（リー
ドオンメモリ）５に接続されている。

例えば、電源用端子３ａと接地用端子３ｅはＭＰＵ４と
ＲＯＭ５の両方に接続されている。また、書込み用電源
端子３ｆはＲＯＭ５に接続され、リセット端子３ｂ、ク
ロック用端子３Ｃ、データ入出力用端子３ｇは各々ＭＰ
Ｕ４に接続されている。

また、ＲＯＭ５は書込み消去可能なＥＰ−ＲＯＭ又はＥ
ＥＰ−ＲＯＭで構成され、ＲＯＭ５には暗証コード、口
座番号、所有者名等のいずれかまたは複数の個人識別情
報が暗号化されて記憶されている。

上記入出力端子３の各々は、ｒｃカード１が図示しない
カード装置に挿入されると、カード照合装置内の端子と
接続され、カード照合装置から入力されたプログラムデ
ータはＭＰＵ４の制御に従い、ＭＰＵ４を介して一旦Ｒ
ＯＭ５へ供給される。

また、ＭＰＵ４の制御信号によりＲＯＭ５に記憶されて
いる暗号化されたデータはＭＰＵ４に供給され各種デー
タの処理、記憶動作が実行される。

第３図は、ＩＣカードＩＣの断面図（第１図のＡ−Ａ’
断面図）である。

ＩＣカード１の基本構成はＩＣカード１の下面に設けら
れたプラスチツク基板６上面のプラスチックシート１３
と、プラスチック基１反６とプラスチックシート１３間
に設けられたＬＳＩ層１４により構成されている。また
入出力端子３　（予備端子３ｄ）は露出して構成されて
いる。

以上の様な構成を有するＩＣカードの具体的な製造工程
を以下に示す。

先ず、ベース材であるプラスチック基板６にＣｖＤ化学
的気相堆積法又はスパッタリングによりボロン（Ｂ＋）
を含むシリコン薄膜を形成し、第４図（ａ）に示す様に
プラスチック基板６上に厚さ５ｏｏｏ人〜１μｍのＰ形
シリコン薄１５ｔｉ　７を形成する。

次に、上述のＰ形シリコン薄膜７上に、同じ（ＣＶＤ法
又はスパッタリングにより同図（ｂ）に示す様にゲート
用シリコン酸化膜８を厚さ約５００人形成する。

次に、上述のゲート用シリコン酸化膜８上に、同じ＜　
ＣＶＤ法又はスパッタリングにより同図（Ｃ１に示す様
にゲート電極用シリコン薄膜９を厚さ５０００Ａ”程度
形成する。

次に、図示しないマスクによりゲート電極としての所望
のパターンをエツチングした後、同図（ｄ）に示す様に
リン（Ｐ÷）をイオン打込みにより上述のシリコン薄膜
７内へ注入する。この後、レーザ光又はランプ等により
所定時間アニールを行ない打込んだリンを活性化する。

上述の様にしてシリコン薄膜７をＮ形層とした後、同図
（ｅｌに示す様にさらに、シリコン酸化膜１０を再度形
成し、電極コンタクト用の穴１１ａ、１１ｂを開ける。

さらに、同７　（ｆ）に示すようにアルミニューム（Ａ
／）電極１２を形成しパターンニングを行なう。

最後に、上述の様にして作成したＬＳＩ層１４（第３図
）上に入出力端子部３が開口したプラスチックシート１
３をコーティングしてＩＣカードは完成する。

以上の様にして作成したＩＣカードは薄膜のアモルファ
スシリコンで形成されている為、ＬＳＩ層１４を薄く形
成することができる。また、面積が大きいＩＣカード全
面にわたって半導体素子を形成することができるので、
大量の能動素子を形成することもできる。

尚、本実施例では第４図（ｂ）においてゲート用シリコ
ン酸化膜８を形成したが、シリコン酸化膜に限らずシリ
コン窒化膜でも良い。また、同図（Ｃ１においてイオン
打込み物質はリンに限らずヒ素（ＡＳ）等の周期率表Ｖ
族の原子ならば良い。さらに、基板はプラスチック基板
６に限らずガラスやセラミック等の絶縁性の基板ならば
良い。

〔発明の効果〕

以上詳細に説明したように本発明によれば、絶縁性の薄
板上に直接、薄膜トランジスタ等を形成したＬＳＩを作
成する為、ＬＳＩを極めて薄く作成することができる。

また、ＩＣチップと基板との結線作業を必要としない為
、製品歩留りも良く、信頼性の高いＩＣカードとするこ
とができる。さらに、ＬＳＩ内に大容量のメモリを形成
することもできる。

【図面の簡単な説明】

第１図は、本実施例のＩＣカードの外観図、第２図は、
本実施例のＩＣカード内の回路図、第３図は、本実施例
のＩＣカードのＡ−Ａ’断面図、第４図は、本実施例のＩＣカードの製造工程図、第５図
は、従来のＩＣカードの断面図、第６図は、従来のＩＣ
カードの結線図である。１　・　・　・　ＩＣカード、３・・・入出力端子部、６・・・プラスチック基板、７・・・プラスチックシート、８・・・ＬＳＩ層。特許　出願人　　カシオ計算機株式会社ｗＩ　ｌ　図第　２　図粥　５　ロｔｓ　６図

Claims

【特許請求の範囲】

　絶縁薄板上に形成された複数の薄膜能動素子からなる
記憶回路と、前記絶縁薄板上に形成された複数の薄膜能
動素子からなるマイクロプロセッサとを具備する集積回
路内蔵型カード。