JPS62152138A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS62152138A
JPS62152138A JP29687085A JP29687085A JPS62152138A JP S62152138 A JPS62152138 A JP S62152138A JP 29687085 A JP29687085 A JP 29687085A JP 29687085 A JP29687085 A JP 29687085A JP S62152138 A JPS62152138 A JP S62152138A
Authority
JP
Japan
Prior art keywords
chip
wafer
chips
map data
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29687085A
Other languages
Japanese (ja)
Inventor
Keiichi Yokota
横田 敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP29687085A priority Critical patent/JPS62152138A/en
Publication of JPS62152138A publication Critical patent/JPS62152138A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To automatically select nondefective or defective chips by simple processes and to send them to the following process by a method wherein chips are tested by a tester to discriminate whether they are good or bad, the test result is recorded in the memory as map data, the wafer is cut chip by chip after the test and the nondefective chips are selected corresponding to the map data. CONSTITUTION:An address to correspond to the prescribed X-Y coordinates is given to each chip 7 arranged on a wafer 3 and information on nondefective chips 8 and defectives 9 is recorded in a memory (d) as map data on the basis of the test result to be performed by a tester (c). The test ended wafer 3 is cut by a cutting unit in every chip 7. The nondefective chips 8 alone are selected by a pickup mechanism (f) for chip and are installed on a die-bonding substrate 11. The test result is sent from a wafer prober (b) through a communication circuit 10 as map data according to requested data from a die-bonding unit (die-bonder) 5. The selection of the nondefectives is performed using the test data.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ウェハ上に多数配列される各チップ内IC
の回路動作を自動的に試験し、テスト結果に基づいて各
チップ中の不良チップにマーキングを施すことなく、チ
ップの良、不良を選別することのできる半導体装置の製
造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" This invention is directed to the use of ICs in each chip arranged in large numbers on a wafer.
The present invention relates to a method for manufacturing a semiconductor device that can automatically test the circuit operation of a semiconductor device and, based on the test results, distinguish between good and defective chips without marking defective chips among each chip.

[従来の技術」 周知の如く、TCチップはシリコンウェハ上に多数同時
に形成されるが、一般にシリコンウェハには結晶が壊れ
た部分が存在し、この欠陥部分を含むチップは不良品と
なる。従って、IC形成工程終了後のウェハは、通常、
ウエハプローバなどと呼ばれる自動試験機にかけられ、
各チップ内のICが正常に動作するか否かについて試験
がなされ、不良チップにはマーキングがなされる。
[Prior Art] As is well known, a large number of TC chips are simultaneously formed on a silicon wafer, but generally a silicon wafer has a portion where crystals are broken, and chips containing this defective portion are defective. Therefore, the wafer after the IC forming process is usually
It is run through an automatic testing machine called a wafer prober, etc.
Tests are conducted to determine whether the ICs within each chip operate normally, and defective chips are marked.

ウエハプローバの概略構造は、ウェハを水平にして保持
するチャックと、このチャックを水平面内においてX−
Y方向へ移動するためのx−Y駆動装置と、上記チャッ
クを昇降動させるための昇降装置と、上記チャックの上
方に固定され、かつ下方へ向けて同一チップの全電極と
接触するように多数の細針を一括保持してなるテストヘ
ッドと、テストヘッドを介して各チップ内の回路動作を
試験する回路動作試験装置(テスタ)などからなり、上
記x−y駆動装置及び昇降装置を適当に制御することに
より、相隣接するチップを順次走査しつつ、その良、不
良を自動的に判別するようになされている。
The general structure of a wafer prober consists of a chuck that holds the wafer horizontally, and a chuck that holds the wafer horizontally.
an x-Y drive device for moving in the Y direction; a lifting device for moving the chuck up and down; It consists of a test head that collectively holds fine needles of Through this control, adjacent chips are sequentially scanned and whether they are good or bad is automatically determined.

第2図に示したように、上記テスト結果にしたがって、
不良チップ(F)にはイン力やレーザマーカ(A)によ
ってマーキングがなされる。シリコンウェハ(W)は次
にダイシングソーと呼ばれる切断装置により切断され、
各チップ(C)に書き込まれた良、不良の情報を読み取
るすることによって識別し、良チップ(P)のみダイボ
ンダ等の次工程に送られる。最後にテスタで最終的な検
査を行ない、製品として完成する。
As shown in Figure 2, according to the above test results,
A defective chip (F) is marked with an in-force or a laser marker (A). The silicon wafer (W) is then cut by a cutting device called a dicing saw.
It is identified by reading the information of good and bad written on each chip (C), and only good chips (P) are sent to the next process such as a die bonder. Finally, a tester performs a final inspection and the product is completed.

「発明が解決しようとする問題点」 上記マーキング工程においては、従来イン力やレーザマ
ーカ(A)によって不良チップ(F)に不良であること
を書き込んでいた。その場合、例えばイン力であれば次
のような欠点が指摘されている。
"Problems to be Solved by the Invention" In the marking process described above, the fact that the chip is defective has conventionally been written on the defective chip (F) using an input force or a laser marker (A). In that case, for example, in the case of input power, the following drawbacks have been pointed out.

i)インクがプローブ針や他のチップ(C)に飛び散っ
て不良チップにしてしまう。
i) Ink splashes onto the probe needle and other chips (C), resulting in defective chips.

ji)ウェハをチップ毎に切断後不良チップであること
のマークを読み取ることが必要で、人手や読取装置によ
って読み取りを行なわなければならなかった。
ji) After the wafer is cut into chips, it is necessary to read the mark indicating a defective chip, which has to be done manually or by a reading device.

iii )プローブ針が複数設置されているタイプのウ
エハプローバにおいては、イン力が設定不可能である。
iii) In a type of wafer prober in which a plurality of probe needles are installed, the input force cannot be set.

iv)イン力操作の自動化が困難である。iv) It is difficult to automate input input operations.

したがって、ラインのスピードアップが困難で、量産が
妨げられる原因となっていた。
Therefore, it was difficult to speed up the line, which hindered mass production.

この発明は、半導体装置の製造方法における以上の問題
点の解決のためになされたものであり、その目的とする
ところは工程が簡単で、しかも良、不良の各チップを自
動的に選別しつつ、次工程に送ることができる半導体装
置の製造方法を提供することにある。
This invention was made to solve the above-mentioned problems in the manufacturing method of semiconductor devices, and its purpose is to simplify the process and to automatically sort out good and bad chips. An object of the present invention is to provide a method for manufacturing a semiconductor device that can be sent to the next process.

r問題点を解決するための手段」 すなわち本発明は、先ずウエハブローバのステージベー
ス上に設置された光学装置により、ウェハ上の基点チッ
プ(TEGチップ等)のXY座標を記憶する。次にウエ
ハプローバ上において、テスト針を介してテスタにより
ウェハ上に配列された各チップ内のTCの回路動作を試
験して、前記チップの良、不良を判別する。それととも
に各チップに所定の座標を付与し、上記テスト結果に基
づいて良、不良の情報をマツプデータとして記憶装置に
記録する。
3.Means for Solving Problems 1. In other words, in the present invention, first, the XY coordinates of a base point chip (TEG chip, etc.) on a wafer are stored by an optical device installed on a stage base of a wafer blobber. Next, on the wafer prober, a tester tests the circuit operation of the TC in each chip arranged on the wafer through a test needle to determine whether the chip is good or bad. At the same time, predetermined coordinates are given to each chip, and information on whether the chips are good or bad is recorded in the storage device as map data based on the test results.

その後、テストの終了したウェハをチップ・ダイシング
工程により各チップ毎に切断する。次のダイボンディン
グ工程にて各チップを上記ナス1〜結果のマツプデータ
と対応させて選別し、自動化されたピックアップ機構に
よって、テスト結果が良品であるとされたチップのみ選
別した後1次工程に供給する。
Thereafter, the tested wafer is cut into individual chips by a chip dicing process. In the next die bonding process, each chip is sorted according to the map data of the results from Nasu 1 above, and an automated pick-up mechanism selects only the chips whose test results are good, and then supplies them to the first process. do.

上記の自動化されたピックアップ機構は、所定の制御機
構に基づいてコントロールされるが、その際、ピックア
ップする対象の選別は、上記マツプデータとして記録し
たデス1−結果を使用して行なわれる。すなわち、基点
チップのXY座標に対応して各チップに付与した所定の
XY座標に基づいて自動化されたピックアップ機構をコ
ントロールし、良品のチップ8の位置する座標に、例え
ばピックアップアーム等を移動させて良品のチップ8を
把持し、ダイボンダに搭載した所定の基板ll上にセッ
トすれば良い。
The automated pickup mechanism described above is controlled based on a predetermined control mechanism, and in this case, the selection of objects to be picked up is performed using the des1-results recorded as the map data. That is, an automated pickup mechanism is controlled based on predetermined XY coordinates given to each chip in correspondence with the XY coordinates of the base chip, and a pickup arm or the like is moved to the coordinates where the good chip 8 is located. It is sufficient to grasp a good chip 8 and set it on a predetermined substrate ll mounted on a die bonder.

このときウェハプローバエ程にて採取されたマツプデー
タは、通信回線を通してダイボンディング工程に送られ
る。この場合の通信データは次に示すデータにより構成
されているため、該当ウェハのデータとして正確に送ら
れてくることになる。
At this time, the map data collected in the wafer probing process is sent to the die bonding process through a communication line. Since the communication data in this case is composed of the following data, it is accurately sent as data for the corresponding wafer.

通信データ、 (1)ロットNα (2)品種名 (3)ウェハNα (4)マツプデータ(XY座標に対するテスト結果と基
点チップのxy座標) マツプデータの転送方法は、別途フロッピーディスクや
磁気カセットテープ等の人手によるハンドリングであっ
ても良い。
Communication data: (1) Lot Nα (2) Product name (3) Wafer Nα (4) Map data (test results for XY coordinates and xy coordinates of base chip) Map data can be transferred separately using a floppy disk, magnetic cassette tape, etc. Handling may also be done manually.

「作用」 次に本発明の作用について説明する。"action" Next, the operation of the present invention will be explained.

上述のように不良チップにはマーキングを施していない
ので、不良チップを補修して再利用することができる。
As described above, since the defective chip is not marked, the defective chip can be repaired and reused.

マタ、ウエハプローバによるテスト結果に基づいて、良
、不良の情報をマツプデータとして記憶装置に記録しで
あるので、この記憶情報を使用することにより、切断後
直ちに自動化されたピックアップ機構で選別できる。し
かも従来、良、不良のチップをすべて読取装置にかけて
いたのを、この発明では良品のチップのみ選別するので
、効率良く選別することができる。
Based on the test results with the wafer prober, information on good and bad wafers is recorded in the storage device as map data. By using this stored information, the automated pick-up mechanism can immediately select the wafer after cutting. Furthermore, whereas conventionally all good and defective chips were subjected to a reading device, in the present invention only good chips are sorted, so that sorting can be carried out efficiently.

「実施例」 以下に、この発明を実施例に基いて詳細に説明する。"Example" The present invention will be explained in detail below based on examples.

第1図は、ウェハプローブ工程におけるマツプデータの
採取をステージ上の位置関係において説明するための図
である。
FIG. 1 is a diagram for explaining the acquisition of map data in the wafer probe process in terms of the positional relationship on the stage.

ウェハ3はXYステージ上に吸着されており、ステージ
ベースに固定されている光学装置5の下に移行して、ウ
ェハ3上の基点チップ1を検出し、その位置を認識する
。そのデータはXY座標の原点6に対するXY座標デー
タとしてプリセットされ、記憶される。次にウェハ3を
テスト用カード針の下、すなわち2の位置に移行させて
テストする。このときテスト中のチップ2の位置と、光
学装置5の位置関係は固定されており、その相対距離デ
ータは予め記憶されている。したがって、ウェハ3上の
基点チップ1に対するテスト中のチップ2のXY座標は
認識され、記′憶されていることになる。
The wafer 3 is attracted onto an XY stage, moves under an optical device 5 fixed to a stage base, detects the base chip 1 on the wafer 3, and recognizes its position. The data is preset and stored as XY coordinate data for the origin 6 of the XY coordinates. Next, the wafer 3 is moved under the test card needle, that is, to the position 2, and tested. At this time, the position of the chip 2 under test and the positional relationship of the optical device 5 are fixed, and the relative distance data is stored in advance. Therefore, the XY coordinates of the chip 2 under test with respect to the base chip 1 on the wafer 3 are recognized and stored.

このようにして、テスト中のチップ2のXY座標に対す
る各テスト結果(バス、フェイル)が全てのチップに対
して記憶される。このデータ群をマツプデータと称する
In this way, each test result (bus, fail) for the XY coordinates of the chip 2 under test is stored for all chips. This data group is called map data.

第2図は、この発明に係る半導体装置の製造方法の一実
施例を示す工程図である。
FIG. 2 is a process diagram showing an embodiment of the method for manufacturing a semiconductor device according to the present invention.

第2図において、3は試験されるウェハを示し、ウェハ
3上の全てのチップ7についてマツプデータが記憶され
る。すなわち、ウェハ3上に配列された各チップ7に所
定のxY座標に対応する番地を付与し、上記テスト結果
に基づいて良品のチップ8、不良チップ9の情報をマツ
プデータとして、別に用意した記憶装置に記録する。
In FIG. 2, 3 indicates a wafer to be tested, and map data for all chips 7 on wafer 3 are stored. That is, each chip 7 arranged on the wafer 3 is given an address corresponding to a predetermined xY coordinate, and based on the above test results, information on good chips 8 and defective chips 9 is stored as map data in a separately prepared storage device. to be recorded.

その後、テストの終了したウェハ3をダイシングソー等
の切断装置に送り、各チップ7毎に切断する。ただし、
各チップは分離可能な状態で、もとの配列のまま保持さ
れていれば良い。
Thereafter, the wafer 3 that has been tested is sent to a cutting device such as a dicing saw, and is cut into chips 7 by chip. however,
It is sufficient that each chip is separable and maintained in its original arrangement.

次に各チップ7中、良品のチップ8のみ、自動化された
ピックアップ機構により選別され、ダイボンダの基板1
1上に設置される。上記ピックアップに当たって良品の
チップ8の選別は、ダイボンディングステージ上に設置
された光学装置5により基点チップ1を検出し、°マツ
プデータ中−(7) X Y座標データに基づき、良品
のチップ8のみ選別し、自動化されたピックアップ機構
により取り出されて基板11上にセットされる。
Next, out of each chip 7, only good chips 8 are selected by an automated pick-up mechanism and placed on the substrate 1 of the die bonder.
1. To select the good chips 8 in the above pickup, the base chip 1 is detected by the optical device 5 installed on the die bonding stage, and only the good chips 8 are selected based on the X and Y coordinate data in the map data. Then, it is taken out by an automated pickup mechanism and set on the substrate 11.

」二記の自動化されたピックアップ機構は、所定の制御
機構に基づいてコン1−ロールされるが、その際、ピッ
クアップする対象の選別は、上述のように上記マツプデ
ータとして記録したテスト結果を使用して行なわれる。
The automated pick-up mechanism described in Section 2 is controlled based on a predetermined control mechanism, and at that time, the selection of objects to be picked up is performed using the test results recorded as the above-mentioned map data as described above. It is done.

このテスト結果は、ダイボンディング装置からのリクエ
ストデータにしたがい、ウェハプローブ工程から通信回
線IOを通してマツプデータとして送られてくる。また
このマツプデータをフロッピーディスク等の外部記憶装
置に記録し、ダイシング装置にセットされているディス
クドライブユニットに入力することにより、適宜使用す
ることができる。
The test results are sent as map data from the wafer probe process through the communication line IO in accordance with request data from the die bonding device. Furthermore, this map data can be used as appropriate by recording it on an external storage device such as a floppy disk and inputting it to a disk drive unit set in the dicing apparatus.

本発明では、ダイシングソーで各チップ7毎に切断され
たウェハ3は、各チップ7毎に分離可能な状態でもとの
配列のまま保持されている。したがって、記憶装置に記
録したテスト結果が当該配列に応じて書き込まれたマツ
プデータであることから、上記の自動化されたピックア
ップ機構で上述のウェハ3自体の配列との照合を円滑に
行ない。
In the present invention, the wafer 3 cut into chips 7 by a dicing saw is held in its original arrangement in a state where each chip 7 can be separated. Therefore, since the test results recorded in the storage device are map data written in accordance with the arrangement, the automated pick-up mechanism allows smooth comparison with the arrangement of the wafer 3 itself.

正確かつ迅速にピックアップ操作をすることができる。Pick-up operations can be performed accurately and quickly.

「発明の効果」 本発明の半導体装置の製造方法においては、以上のよう
に、ピックアップして次工程に送る良品のチップ8の選
別を、上述のように上記マツプデータとして記録したテ
スト結果を使用して行なう。
"Effects of the Invention" As described above, in the semiconductor device manufacturing method of the present invention, the test results recorded as the map data as described above are used to select good chips 8 to be picked up and sent to the next process. Let's do it.

したがって、従来の不良チップへのマーキングによる良
、不良の選別に比較して、マーキングの手間とマーキン
グの有無の識別とが不要となり、半導体を非常に簡単な
工程により、迅速に製造できるようになった。
Therefore, compared to the conventional marking of defective chips to classify good and defective chips, the labor of marking and identifying the presence or absence of markings are no longer required, and semiconductors can be manufactured quickly through a very simple process. Ta.

また、チップにマーキングすることがないので、マーキ
ングに伴うチップの汚染等の不都合が生じない。
Furthermore, since there is no marking on the chip, there is no problem such as contamination of the chip due to marking.

さらに、自動化されたピックアップ機構は、上述のよう
にマツプデータとして記録したテスト結果を使用して制
御する。したがって、各チップ内のICの回路動作を試
験する工程、テストの終了したウェハを各チップ毎に切
断する工程、切断した各チップのうち良品のチップのみ
選別して、自動化されたピックアップ機構により次のダ
イボンダに送る工程までの、各段階の自動化が無理なく
行なえる。
Furthermore, the automated pick-up mechanism is controlled using the test results recorded as map data as described above. Therefore, there is a process of testing the circuit operation of the IC in each chip, a process of cutting the tested wafer into individual chips, and a process of selecting only good chips from the cut chips, and then using an automated pick-up mechanism to select the next chip. It is possible to easily automate each step up to the process of sending the product to the die bonder.

本発明において使用される上記の自動化されたピックア
ップ機構では、記憶装置に記録したテスト結果が当該配
列に応じて書き込まれたマツプデータであることから、
ウェハ自体の配列との照合が行ない易く、ピックアップ
操作の面で非常に便利である。
In the above automated pickup mechanism used in the present invention, since the test results recorded in the storage device are map data written according to the arrangement,
It is easy to check the arrangement of the wafer itself, and it is very convenient in terms of pick-up operation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はウェハプローブ工程におけるマツプデータの採
取をステージ上の位置関係において説明するための平面
図、第2図はこの発明の半導体装置の製造方法の一実施
例を示す工程図、第3図は従来の半導体装置の製造方法
の一例を示す工程図である。 1・・・基点チップ    2・・・テスト中のチップ
3・・・ウェハ      4・・・ステージの原点5
・・・光学装置の位置  6・・・xy座標の原点7・
・・チップ      8・・・良品のチップ9・・・
不良チップ    10・・・通信回線11・・・基板
FIG. 1 is a plan view for explaining the acquisition of map data in the wafer probe process in terms of the positional relationship on the stage, FIG. 2 is a process diagram showing an embodiment of the semiconductor device manufacturing method of the present invention, and FIG. 1 is a process diagram showing an example of a conventional method for manufacturing a semiconductor device. 1... Base chip 2... Chip under test 3... Wafer 4... Stage origin 5
...Position of optical device 6...Origin of xy coordinates7.
...Chip 8...Good chip 9...
Defective chip 10... Communication line 11... Board

Claims (1)

【特許請求の範囲】[Claims] 1、ウエハプローバ上において、テスト針を介してテス
タによりウェハ上に配列された各チップ内のICの回路
動作を試験して、前記チップの良、不良を判別するとと
もに、上記テスト結果をマップデータとして記憶装置に
記録させ、テストの終了したウェハを各チップ毎に切断
し、この各チップを上記テスト結果のマップデータと対
応させて選別し、自動化されたピックアップ機構により
次工程に供給するようにしたことを特徴とする半導体装
置の製造方法。
1. On the wafer prober, a tester tests the circuit operation of the ICs in each chip arranged on the wafer through a test needle to determine whether the chips are good or bad, and converts the test results into map data. The wafer after the test is recorded in a storage device, the wafer that has been tested is cut into individual chips, each chip is sorted in correspondence with the map data of the test results, and then supplied to the next process by an automated pick-up mechanism. A method for manufacturing a semiconductor device, characterized in that:
JP29687085A 1985-12-25 1985-12-25 Manufacture of semiconductor device Pending JPS62152138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29687085A JPS62152138A (en) 1985-12-25 1985-12-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29687085A JPS62152138A (en) 1985-12-25 1985-12-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS62152138A true JPS62152138A (en) 1987-07-07

Family

ID=17839227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29687085A Pending JPS62152138A (en) 1985-12-25 1985-12-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS62152138A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574883A (en) * 1991-07-02 1993-03-26 Nec Yamagata Ltd Assembly control device for semiconductor device
US6490537B1 (en) 1999-11-10 2002-12-03 Tokyo Electron Limited Data communication method and data communication system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165338A (en) * 1982-03-26 1983-09-30 Hitachi Ltd Semiconductor manufacturing device
JPS5939039A (en) * 1982-08-26 1984-03-03 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59136942A (en) * 1983-01-26 1984-08-06 Mitsubishi Electric Corp Acceptable chip selecting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165338A (en) * 1982-03-26 1983-09-30 Hitachi Ltd Semiconductor manufacturing device
JPS5939039A (en) * 1982-08-26 1984-03-03 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS59136942A (en) * 1983-01-26 1984-08-06 Mitsubishi Electric Corp Acceptable chip selecting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574883A (en) * 1991-07-02 1993-03-26 Nec Yamagata Ltd Assembly control device for semiconductor device
US6490537B1 (en) 1999-11-10 2002-12-03 Tokyo Electron Limited Data communication method and data communication system

Similar Documents

Publication Publication Date Title
US5654204A (en) Die sorter
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
US4943767A (en) Automatic wafer position aligning method for wafer prober
KR100230118B1 (en) Method and apparatus for manufacturing semiconductor device
US6137303A (en) Integrated testing method and apparatus for semiconductor test operations processing
JP4008198B2 (en) Integrated circuit device assembly method not based on lot
CN101241869B (en) Chip testing classifier
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
CN109686679B (en) Method for manufacturing semiconductor package
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
CN108807212A (en) Crystal round test approach and wafer tester
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
US6756796B2 (en) Method of search and identify reference die
JPS62152138A (en) Manufacture of semiconductor device
JP4156968B2 (en) Probe apparatus and alignment method
JPS6351651A (en) Automatic wafer alignment in wafer prober
JPH09306873A (en) Wafer dividing system
JPH118328A (en) Semiconductor device, its manufacturing method and method is identifying the same
JPS6024031A (en) Semiconductor wafer prober
JPS6184029A (en) Semiconductor inspecting device
JPS60103639A (en) Wafer chip selecting method
JPH09148387A (en) Apparatus for processing semiconductor product
JP2001210682A (en) Semiconductor-sorting apparatus
JPH10233350A (en) Semiconductor chip and manufacturing system of semiconductor device using the same
JPS59136942A (en) Acceptable chip selecting device