JPS62150741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62150741A JPS62150741A JP60290508A JP29050885A JPS62150741A JP S62150741 A JPS62150741 A JP S62150741A JP 60290508 A JP60290508 A JP 60290508A JP 29050885 A JP29050885 A JP 29050885A JP S62150741 A JPS62150741 A JP S62150741A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin film
- wiring
- polyimide
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特にリニアＩＣにおける寄生ＭＯ
８）ランジスタ対策技術に関する。
８）ランジスタ対策技術に関する。
リニアＩＣにおいて、第４図に示すようにＳｉ基体、た
とえばｐ−型Ｓｉ基板１の上のエピタキシャル成長ｎ−
型Ｓｉ層２をアイソレーン３フ９層３で周辺領域から分
離した島領域内にベース拡散９層からなる拡散抵抗４を
並行して形成し、この上に多層のＡ！配線５，６を形成
し、眉間膜７又はパッシベイション膜としてＳｒ Ｏｚ
系の無機絶縁膜又はポリイミド樹脂系の有機絶縁膜を使
用して、その上をエポキシ系樹脂などによる成形体８の
パッケージで覆った構造が一般に採用されている。
とえばｐ−型Ｓｉ基板１の上のエピタキシャル成長ｎ−
型Ｓｉ層２をアイソレーン３フ９層３で周辺領域から分
離した島領域内にベース拡散９層からなる拡散抵抗４を
並行して形成し、この上に多層のＡ！配線５，６を形成
し、眉間膜７又はパッシベイション膜としてＳｒ Ｏｚ
系の無機絶縁膜又はポリイミド樹脂系の有機絶縁膜を使
用して、その上をエポキシ系樹脂などによる成形体８の
パッケージで覆った構造が一般に採用されている。
このようなリニアＩＣを高電圧で使用する場合に、隣り
合って並んだｐ型拡散抵抗４間に寄生ＭＯＳトランジス
タの発生しやすいことが問題となっている。
合って並んだｐ型拡散抵抗４間に寄生ＭＯＳトランジス
タの発生しやすいことが問題となっている。
このような寄生ＭＯ８）ランジスタの発生する理由は、
パッケージのエポキシ樹脂内にＣ２−イオンやＮａ＋イ
オンの含有が多く（日経マグロウヒル社１９８３年８月
２２日発行別冊マイクロデバイセスＪ ｐ３６）、これ
ら元素のイオンが絶縁膜を通して基体表面酸化膜下に（
−）反転層９を起させることによる。
パッケージのエポキシ樹脂内にＣ２−イオンやＮａ＋イ
オンの含有が多く（日経マグロウヒル社１９８３年８月
２２日発行別冊マイクロデバイセスＪ ｐ３６）、これ
ら元素のイオンが絶縁膜を通して基体表面酸化膜下に（
−）反転層９を起させることによる。
とくに第１層Ａ７配線（５）が高電位（ｖｃｏ）に接続
され、第２層Ａ７配置 （６１が接地’ｉ位（ＧＮＤ
）に接続される場合、寄生ＭＯＳトランジスタが起りや
すい。
され、第２層Ａ７配置 （６１が接地’ｉ位（ＧＮＤ
）に接続される場合、寄生ＭＯＳトランジスタが起りや
すい。
層間膜に有機性絶縁膜が使われる場合、その膜厚が大き
くなるとそれだけしきい電圧ＶＴＲが高くなる点は有利
であるが、絶縁膜の上下面で分極が起りやすく、上面で
のＡＡ配線が（＋）電位に接続された場合に絶縁膜下面
に接するＳｉ層表面で（−）チャージができ、寄生ＭＯ
８）ランジスタや電流リークの原因となる。
くなるとそれだけしきい電圧ＶＴＲが高くなる点は有利
であるが、絶縁膜の上下面で分極が起りやすく、上面で
のＡＡ配線が（＋）電位に接続された場合に絶縁膜下面
に接するＳｉ層表面で（−）チャージができ、寄生ＭＯ
８）ランジスタや電流リークの原因となる。
寄生ＭＯＳトランジスタの発生を防止する手段として、
たとえば第５図に示すように拡散抵抗４０周辺にエミッ
タ拡散を利用したｎ＋層からなるチャネルストッパ１０
を介挿することが知られている。ＩＣの高集積化のため
のパターンの微細化が進むとチャネルストッパに必要と
される面積が大きな割合を占めることになり、集積効率
が低下する。したがってこれは有効な解決手段にならな
℃１゜ 〔発明の目的〕 本発明は上記した問題を克服するためになされたもので
あって、その目的とするところは、微細化された高耐圧
リニアＩＣにおいて有効に寄生ＭＯ８の防止ができる構
造を提供することにある。
たとえば第５図に示すように拡散抵抗４０周辺にエミッ
タ拡散を利用したｎ＋層からなるチャネルストッパ１０
を介挿することが知られている。ＩＣの高集積化のため
のパターンの微細化が進むとチャネルストッパに必要と
される面積が大きな割合を占めることになり、集積効率
が低下する。したがってこれは有効な解決手段にならな
℃１゜ 〔発明の目的〕 本発明は上記した問題を克服するためになされたもので
あって、その目的とするところは、微細化された高耐圧
リニアＩＣにおいて有効に寄生ＭＯ８の防止ができる構
造を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになろう。
明細書の記述及び添付図面から明らかになろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、半導体基体の一主表面に拡散抵抗などのｐｎ
接合を有する素子を形成し、これら素子の上にＡ１膜か
らなる配線を単層又は多層に配設し、この配線の上をポ
リイミド系樹脂などの有機性絶縁膜で覆った樹脂封止半
導体装置において、上記有機性絶縁の表面の全面又は一
部を導電性ポリイミド膜により形成しであることにより
、樹脂封止体中の不純物イオンを上記導電性ポリイミド
膜によりトラップし、半導体基体表面の寄生ＭＯＳトラ
ンジスタによるリーク電流発生を防止することができ、
前記目的を達成できる。
接合を有する素子を形成し、これら素子の上にＡ１膜か
らなる配線を単層又は多層に配設し、この配線の上をポ
リイミド系樹脂などの有機性絶縁膜で覆った樹脂封止半
導体装置において、上記有機性絶縁の表面の全面又は一
部を導電性ポリイミド膜により形成しであることにより
、樹脂封止体中の不純物イオンを上記導電性ポリイミド
膜によりトラップし、半導体基体表面の寄生ＭＯＳトラ
ンジスタによるリーク電流発生を防止することができ、
前記目的を達成できる。
第１図は本発明の一実施例を示すものであって、リニア
ＩＣの一部正面断面図である。
ＩＣの一部正面断面図である。
同図において、前掲第４図で説明した従来のリニアＩＣ
と共通する構成部分には同一指示番号が使用される。
と共通する構成部分には同一指示番号が使用される。
この例では、Ａ−ｅ配線は２層構造とし、配線層間絶縁
膜にはポリイミド系樹脂が使われている。
膜にはポリイミド系樹脂が使われている。
本発明では第２層Ａ２配線６の上をおおうパッシベイシ
ョン（保護用絶縁膜）１１としてポリイミド系樹脂膜を
使用する。このポリイミド系樹脂膜は本発明者により開
発されたポリイミド系高分子樹脂であって、たとえば芳
香族ジアミンと芳香族テトラカルボン配無水物とを反応
して得られるポリイミド系樹脂のプレポリマー浴液を配
線の形成された基板表面にスピンナ塗布した後溶媒成分
を蒸発させ、２００〜３００℃で熱処理して重合酸化さ
せるものである。このポリイミド系樹脂膜の表面部分に
導電性ポリイミド系樹脂膜１２を形成する。パッケージ
の樹脂成形体８からのＮａ”。
ョン（保護用絶縁膜）１１としてポリイミド系樹脂膜を
使用する。このポリイミド系樹脂膜は本発明者により開
発されたポリイミド系高分子樹脂であって、たとえば芳
香族ジアミンと芳香族テトラカルボン配無水物とを反応
して得られるポリイミド系樹脂のプレポリマー浴液を配
線の形成された基板表面にスピンナ塗布した後溶媒成分
を蒸発させ、２００〜３００℃で熱処理して重合酸化さ
せるものである。このポリイミド系樹脂膜の表面部分に
導電性ポリイミド系樹脂膜１２を形成する。パッケージ
の樹脂成形体８からのＮａ”。
Ｃ！−等のイオンを上記導電性ポリイミド樹脂膜により
トラップし、半導体基体表面へのイオンチャージを阻止
する。
トラップし、半導体基体表面へのイオンチャージを阻止
する。
上記導電性ポリイミド系樹脂膜は、既に形成された絶縁
膜としてのポリイミド系樹脂膜１１の上にＣ（カーボン
）等を含む導電性のポリイミド系樹脂膜１２を重ねて被
着するか、あるいは絶縁膜としてのポリイミド系樹脂膜
の表面に対し、Ａ「等をスパッタし、あるいはイオン打
込みすることにより表面を炭化して導電化したものであ
ってもよい。
膜としてのポリイミド系樹脂膜１１の上にＣ（カーボン
）等を含む導電性のポリイミド系樹脂膜１２を重ねて被
着するか、あるいは絶縁膜としてのポリイミド系樹脂膜
の表面に対し、Ａ「等をスパッタし、あるいはイオン打
込みすることにより表面を炭化して導電化したものであ
ってもよい。
この導電性ポリイミド樹脂膜１２はリニアＩＣチップに
おいてポンディングパッド以外の部分で全面に設けるこ
とになる。
おいてポンディングパッド以外の部分で全面に設けるこ
とになる。
第２図はパッド部分の断面図を示し、この場合パッシベ
イション膜１１にあけたポンディングパッドエリア（ス
ルーホール）を十分に広くとって、パッド部分に導電性
ポリイミド膜１２がかからないようにする。１４はボン
ディングされたＡｕ（又はＡＡ）ワイヤのボール部であ
る。
イション膜１１にあけたポンディングパッドエリア（ス
ルーホール）を十分に広くとって、パッド部分に導電性
ポリイミド膜１２がかからないようにする。１４はボン
ディングされたＡｕ（又はＡＡ）ワイヤのボール部であ
る。
導電性ポリイミド樹脂膜は高電位に接続することにより
、眉間絶縁中の０２−イオンをトラップするのに有効で
ある。層間絶縁膜中にＮａ＋イオンを有する場合は逆に
低電位（接地電位）に接続することによって効果を挙げ
る。
、眉間絶縁中の０２−イオンをトラップするのに有効で
ある。層間絶縁膜中にＮａ＋イオンを有する場合は逆に
低電位（接地電位）に接続することによって効果を挙げ
る。
導電性ポリイミド膜を高（低）１！位に接続する場合に
は、高（低）を位にあるポンディングパッド部分に直接
に接続するとよい。
は、高（低）を位にあるポンディングパッド部分に直接
に接続するとよい。
たとえば第３図に示すように、該当するポンディングパ
ッドエリア（スルーホール寸法）を狭（形成することに
よって、バッド１３と導電性ポリイミド膜１２とを電気
的に結合させることができる。
ッドエリア（スルーホール寸法）を狭（形成することに
よって、バッド１３と導電性ポリイミド膜１２とを電気
的に結合させることができる。
以上、実施例により説明した本発明によれば、保護用ポ
リイミド樹脂膜の表面を導電化するだけでチャージこぼ
れによる基体表面での寄生ＭＯ８をなくし、リーク電流
の発生を防止し、半導体装置の信頼性を向上できるとい
う効果を有する。
リイミド樹脂膜の表面を導電化するだけでチャージこぼ
れによる基体表面での寄生ＭＯ８をなくし、リーク電流
の発生を防止し、半導体装置の信頼性を向上できるとい
う効果を有する。
本発明によれば、半導体表面にチャネルストッパをとく
に設置する必要がないから、集積度を損うことな（、チ
ップ面積が小さく、微細化されたバイポーラＩＣを実現
できる。
に設置する必要がないから、集積度を損うことな（、チ
ップ面積が小さく、微細化されたバイポーラＩＣを実現
できる。
以上、本発明者によってなされた実施例にもとづき具体
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
ある。
的に説明したが、本発明は上記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲で種々変更可能で
ある。
本発明は単層又は多層のＡ２配線が層間絶縁膜を介して
形成された樹脂封止形半導体装置の全てに適用できる。
形成された樹脂封止形半導体装置の全てに適用できる。
本発明は有機樹脂を層間膜、保護絶縁膜に使用するバイ
ポーラＩＣ１及び高耐圧ＭＯ８ＩＣを有する半導体装置
に適用した場合に最も大きい効果を有する。
ポーラＩＣ１及び高耐圧ＭＯ８ＩＣを有する半導体装置
に適用した場合に最も大きい効果を有する。
第１図は本発明の一実施例を示すバイポーラＩＣの一部
断面図である。 第２図及び第３図は本発明の一実施例を示すものであっ
てポンディングパッド部の断面図である。 第４図及び第５図は従来のＩＣの例を示す一部断面図で
ある。 １・・・ｐ−型Ｓｉ基板、２・・・エピタキシャルｎ−
型Ｓｉ層、３・・・アイソレーン３フ９層、４・・・拡
散抵抗ｐ層、５，６・・・Ａ！配線、７・・・層間絶縁
膜、８・・・樹脂成形体、９・・・反転ｐ層層、１０・
・・チャネルストッパｎ”層、１１・・・パッシベイシ
ョン膜、１２・・・導電性樹脂膜、１３・・・ポンディ
ングパッド、１４・・・ボンディングワイヤ。 代理人 弁理士 小 川 勝 男 第 １ 図
断面図である。 第２図及び第３図は本発明の一実施例を示すものであっ
てポンディングパッド部の断面図である。 第４図及び第５図は従来のＩＣの例を示す一部断面図で
ある。 １・・・ｐ−型Ｓｉ基板、２・・・エピタキシャルｎ−
型Ｓｉ層、３・・・アイソレーン３フ９層、４・・・拡
散抵抗ｐ層、５，６・・・Ａ！配線、７・・・層間絶縁
膜、８・・・樹脂成形体、９・・・反転ｐ層層、１０・
・・チャネルストッパｎ”層、１１・・・パッシベイシ
ョン膜、１２・・・導電性樹脂膜、１３・・・ポンディ
ングパッド、１４・・・ボンディングワイヤ。 代理人 弁理士 小 川 勝 男 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主表面にｐｎ接合を有する素子が形
成され、上記素子の上にアルミニウムからなる配線が単
層又は多層に配設され、上記配線を覆い有機性絶縁膜が
形成された半導体装置であつて、上記有機性絶縁膜の表
面の全部又は一部は導電性樹脂からなることを特徴とす
る半導体装置。 ２、上記導電性樹脂は導電性ポリイミド系樹脂である特
許請求の範囲第１項に記載の半導体装置。 ３、上記導電性樹脂は高電位又は接地電位に接続されて
いる特許請求の範囲第１項又は第２項に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60290508A JPS62150741A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60290508A JPS62150741A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150741A true JPS62150741A (ja) | 1987-07-04 |
Family
ID=17756922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60290508A Pending JPS62150741A (ja) | 1985-12-25 | 1985-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479049A (en) * | 1993-02-01 | 1995-12-26 | Sharp Kabushiki Kaisha | Solid state image sensor provided with a transparent resin layer having water repellency and oil repellency and flattening a surface thereof |
-
1985
- 1985-12-25 JP JP60290508A patent/JPS62150741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479049A (en) * | 1993-02-01 | 1995-12-26 | Sharp Kabushiki Kaisha | Solid state image sensor provided with a transparent resin layer having water repellency and oil repellency and flattening a surface thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US4855257A (en) | Forming contacts to semiconductor device | |
| US6683380B2 (en) | Integrated circuit with bonding layer over active circuitry | |
| US7166898B2 (en) | Flip chip FET device | |
| US6534387B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20050269697A1 (en) | Semiconductor device, circuit board, and electronic instrument | |
| WO2000044043A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
| US6656758B1 (en) | Method of manufacturing a chip size package | |
| KR19980079427A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7649260B2 (en) | Semiconductor device | |
| US6040604A (en) | Semiconductor component comprising an electrostatic-discharge protection device | |
| US8441125B2 (en) | Semiconductor device | |
| JPS6248892B2 (ja) | ||
| JPS62150741A (ja) | 半導体装置 | |
| US6724093B2 (en) | Semiconductor devices and their manufacture | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| EP0405501B1 (en) | Semiconductor device | |
| JP4156205B2 (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JPS62154757A (ja) | 半導体装置の製造方法 | |
| US8716874B2 (en) | Semiconductor device having metal posts non-overlapping with other devices and layout method of semiconductor device | |
| JPS5974651A (ja) | 半導体装置 | |
| JPS62122238A (ja) | 半導体装置 | |
| JPS6245151A (ja) | 半導体装置 | |
| JPS5941868A (ja) | 半導体装置 | |
| JPH04311045A (ja) | バリアメタル構造を有する半導体集積回路装置 |