JPS62149273A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は光電変換装置、特に半導体基板上に形成された
光電変換装置に関する。

〈従来の技術〉 従来の光電変換装置の中には光電変換領域で発生し、蓄
積された信号を該光電変換領域とは別個に設けられた第
１の容量領域に転送し、次いで該第１の容量領域に蓄積
された信号を第２の容量領域に転送し該第２の容量領域
に蓄積された信号を電圧に変換して外部に出力していた
装置があった。かかる従来の光電変換装置の一例を第７
図を用いて説明する。

第７図は基本光センサセル３０を二次元的に３×３に配
列した光電変換装置の回路構成図である。

第７図において３０は基本光センサセルでありバイポー
ラトランジスタのＰＮ接合部において光励起によって発
生したキャリアをベース領域に蓄積し、エミッタ領域に
接続された出力ラインをフローティング状態とし、ベー
スに接続されたキャパシタを介してベースに正のパルス
を印加することによってベース領域に蓄積されパシタを
介してベースに正のパルスを印加することによってベー
ス領域に蓄積されたキャリアを消去する様に構成されて
いる。以下図面に即して説明する。第７図の従来の光電
変換装置においては、読出しパルスおよびリフレッシュ
パルスを印加するための水平ライン３１．３１’。

３１″、読出しパルス及びリフレッシュパルスを発生さ
せるための垂直シフトレジスタ３２、垂直シフトレジス
タ３２と水平ライン３１゜３１’　、　３１　”の間の
バッファＭＯＳトランジスタ３３　、３３’　、　３３
　”のゲートパルスを印加するための端子３４、及び基
本光センサセル３０から蓄積電圧を読出すための垂直ラ
イン３８゜３８’　、　３８　″、各垂直ラインを選択
するためのパルスを発生する水平シフトレジスタ３９、
各垂直ラインを開閉するためのゲート用ＭＯ３）ランジ
スタ４０　、４０’　、　４０　”、蓄積電圧をアンプ
部に読出すための出力ライン４１．読出し後に、出力ラ
イン４１に蓄積した保持された電荷をリフレッシュする
ためのＭｏ９）ランジスタ４２、Ｍｏ３）ランジメタ４
２ヘリフレツシユパルスを印加するための端子４３、出
力信号を増幅するためのバイポーラ、ＭＯＳ、ＦＥＴ、
Ｊ−ＦＥＴ等のトランジスタ４４、負荷抵抗４５、トラ
ンジスタと電源を接続するための端子４６．トランジス
タの出力端子４７、読出し動作において垂直ライン４０
．４０’。

４０″に蓄積された電荷をリフレッシュするためのＭＯ
Ｓトランジスタ４８　、４８’、　４８　″、およびＭ
ＯＳ）ランジスタ４８　、４８’　、　４８　”のゲー
トにパルスを印加するための端子４９を備えている。か
かる光電変換装置においてはまず端子４９にパルスを印
加し、Ｍｏ３）ランジスタ４８，４８’、４８”をオン
させ、予め垂直ライン３８．３８’、３８″を設置して
クリアし。

次いでＭｏＳトランジスタ４８．４８′、４８″をオン
させ垂直シフトレジスタ３２により選択された水平ライ
ン３１　、３１’　、　３１　”にＭＯＳトランジスタ
３３．３３’、３３″を介してパルスを印加し、フロー
ティング状態となっている垂直ライン３８　、３８’　
、　３８　”にセンサセル３０の信号を読み出す様に構
成されている。ここで垂直ライン３８　、３８’　、　
３８　”は固有の容る。次いで水平シフトレジスタ３９
により選択されたＭｏＳトランジスタ４０　、４０’　
、　４０　”が順次ホーム垂直ライン３８．３８’、３
８”の固有容量に保持された信号が順次、水平ライン４
１を介してトランジスタ４４の制御電極に印加され、端
子４７からセンサセル３０の出力に相応した信号が順次
出力される。

また、センサセルのベースに接続されているキャパシタ
を介してパルスを印加している際にキャリアを消去させ
ることができる。

〈発明の解決しようとする問題点〉 ところで上述の従来の光電変換装置においては垂直ライ
ン３８．３８’、３８”の固有容量に保持された信号が
順次水平ライン４１を介してトランジスタ４４の制御電
極に印加される際゛においてはトランジスタ４４に印加
される信号のレベルは水平ライン４１の固有容量と水平
レジスタ３９がアクセスしている垂直ライン３８゜３８
’　、　３８　”の固有容量との比によって決まるため
該レベルは低下することになる。したがって光電変換装
置のセンサセルの数が増大するにつれて水平ライン４１
、垂直ライン３８．３８’。

３８″の容量が増大すると、かかる水平ライン、垂直ラ
インの固有容量による信号の低下は大きな問題になって
いた。

かかる問題点は、先に例として示した様な構造の光電変
換装置に限らず、光電変換領域において発生し蓄積され
た信号に相応した信号を保持するために光電変換領域と
は別個に設けられた第１．第２の容量領域を有し、信号
を読み出す際には、第１．第２の容量領域を接続する動
作が行われる光電変換装置においては同様に発生する問
題点であった。

本発明は上述の問題点を解消することを目的とする。

く問題を解決するための手段〉 本発明は、かかる目的の下で、光電変換領域と、該光電
変換領域とは別個に設けられた該光電変換領域において
発生、蓄積された信号に相応した信号を保持するための
第１．第２の容量領域と前記第１の容量領域に入力が接
続され前記第２の容量領域に出力が接続され、かつ前記
光電変換領域、第１．第２の容量領域と同一基板上に設
けられたアンプ部とを具備することを特徴とする。

く作用〉 第１．第２の容量領域と同一基板上に設けられたアンプ
部により第１の容量領域から、第２の容量領域に信号を
転する際にも出力が低下することがなくなる。

〈実施例〉 以下図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例の光電変換装置をテレビカメ
ラに応用した際の構成を示すブロック図である。第２図
は第１図に示したブロックの一部の詳細な回路図である
。

第１図においてｌは第７図に示したセンサセル３０を２
次元的に配置して構成されるエリアセンサ部、２は駆動
パルス回路で１点鎖線で囲んだ同一シリコンチップ内の
水平シフトレジスた信号処理回路９を制御する。６は垂
直シフトレジスタであって、該レジスタ６によってエリ
アセンサ部１の水平ラインのうちｌラインが選択される
。該選択信号に基づいてセンサ駆動部７はエリアセンサ
部１の水平ラインを選択して続いて水平シフトレジスタ
３により指定された垂直ラインの信号が順次信号読み出
しスイッチ回路４を通して出力アンプ部８に伝達される
。

７は垂直シフトレジスタ６の出力をインターレースのた
めの信号に変換してエリアセンサ部１に出力する前述の
センナ駆動部である。

８は前述の出力アンプ部で該アンプ部８によって増幅さ
れる信号が信号処理回路９に出力され、ＮＴＳＣ規格に
合った標準テレビジョン信号が出力される。１０は電圧
源でアンプアレイ５、エリアセンサ部１に電力を供給す
る電圧源である。

ここで本実施例ではセンサアレイ内の垂直出力ラインか
ら水平出力ラインに転送する際、水平及び垂直の出力ラ
イン容量比によって出力電圧が低下することを解消する
ためにアンプアレイ５を設けている。

次に第２図を用いて本実施例の構成に就て更に詳述する
。第２図において１２　、　ｌ　２’　、　１２　″は
垂直出力ラインで、１３は水平出力ラインである。ＭＯ
Ｓ）ランジスタ１５とＭｏｓトランベ ジスタ１６のてアーによってアンプアレイ５を構成する
ソースフォロワ−回路を形成してい／ｌ る、ここでＭＯＳ）ランジスタ」がドライバで、１６が
ロード（負荷）である、１７はソースフォロワ−回路の
正の電源供給端子で、１８はグランド、または負の電源
供給端子である。

尚、垂直ラインｌ　２’　、　１２″にも同様のソース
フォロワ−回路が設けられている。１９，２０゜２１は
水平シフトレジスタ３の出力ラインで、１９．２０．２
１の順に正のパルスが加わるようになっている０次に以
上の様に構成される本実施例の動作について説明する。

前述のようにシフトレジスタ３からライン１９，２０．
２１の順にパルスが加わると、ＭＯＳ）ランジスタの２
２．２３．２４と順に正のパルスが加わり、パルスが加
わった際にＭＯＳ）テンジスタ１６の出力である２５の
ラインの電圧が水平出力ライン１３に伝わる。つづいて
２６．２７に示したラインの電圧が順次水平出力ライン
に伝わる。もちろんＭＯＳ）ランジスタ２８〜３０を用
いた垂直ライン１２のリセット及びＭＯＳリ トランジスタ３１を用いた水平ライン１３醜リセット動
作がライン１９，２０．２１に正のパルスが印加される
毎に行われるが、かかる動作は公知であり説明をわかり
やすくするためここではふれない。

ここで本実施例に依ればソースフォロワ−回路が各垂直
ライン１２　、１２’　、　１２　”について各々設け
られ、′垂直ライン１２．１２’、１２″から水平ライ
ン１３に信号が転送される際には該ソースフォロワ−回
路の出力が水平ライン１３に印加されることによって垂
直ライン、水平ラインの固有容量のために出力アンプ８
に印加する信号のレベルが低下することを防止すること
が出来る。

尚、本実施例においては、３本の垂直ラインを示したが
センサセル３０が多く設けられ垂直ラインが更に多数設
けられている場合においてもアンプアレイ５のソースフ
ォロワ−回路は、すべての垂直出力ラインに各々設けら
れて接続されており、電源Ｅｌ、Ｅ２に直接接続されて
いるため常時オン状態である。したがって、該ソースフ
ォロワ−回路における消費電力が多くなるばかりでなく
該ソースフォロワ−回路の発熱により暗電圧の上昇をま
ねくという改良の余地があった。

次にかかる点を改良した実施例について第３図乃至第５
図を用いて説明する。以下の実施例においては第２図に
示したアンプアレイ５を構成するソースフォロワ−回路
に電力の供給を制御する制御用スイッチング手段を具備
することによって前述の点を改良したことを特徴とじて
いる。

第３図は本発明の第２の実施例の第２図と同様の図面で
ある。第３図において第２図に示した要素と同じ機能を
宥する要素については同じ符号を付し説明を省略する。

第３図においてＭＯＳ）ランジスタ３１゜３２．３３が
ソースフォロワ−回路と正電源Ｅ１との間に設けられて
いる０本実施例においては、ＭＯＳ）ランジスタ３１，
３２．３３のゲートにライン３４，３５．３６を介して
正パルスが加わった時のみソースフォロワ−回路が動作
するようにすることによってアンプアレイ５における電
力消費を低下させ、発熱による暗電流の増加を防止した
ものである。木質的にはライン１９とライン３４を介し
て印加する正パルスは水平シフトレジスタ４から共通の
信号として用いても良いがＭＯＳ）ランジスタのスイッ
チノイズが出力に重畳することをさけるため、幅を広く
とる方が好ましい。

ｙ＋　　ｌｆ　　λＪ　　１＋１　　（Ｌ　　：　　％
／　　、１；　　−２＃　　ｌｆ１１　　？　　／　　
１１７　４　−／　　／ｒ　　／　　　ノズの影響を防
止する様にＭＯＳ）ランジスタ３１．３２．３３を駆動
する信号を発生する水平シフトレジスタ３の実施例につ
いて第４図。

第５図を用いて説明する。第４図はかかる水平シフトレ
ジスタ３の構成を示すブロック図、第５図は第４図に示
した各ブロックの動作を説明するためのタイミングチャ
ートである。

第４図において４０はシフトレジスタ部であ４Ｊ　４１
　、４２ハＭＯ５トランジスタで夫々シフトレジスタの
出力φ１１に対して１ビツト前段の出力φ１ｏ、後段の
出力φ１２がゲートに接続されている。また４１．４２
に示したＭＯＳトランジスタと同様のトランジスタがシ
フトレジスタの夫々の段についても図示した様に設けら
れている。

またＥ３はＭＯＳトランジスタ４１のソースに接続され
ている正電圧発生電源、Ｅ４はＭＯＳトランジスタ４２
のソースに接続されているグランドまたは負電圧発生電
源である。

シフトレジスタ部４の各出力φ１０〜φ１４のデコーテ
イ周波数については第５図に示すタイミングとする。本
実施例においてはＭＯＳ）ランジスタ４１，４２を設け
ることによって第５図に示したパルスφ２１を発生する
ようにしている。すなわち、ある基準ビットの出力φ１
１に対して１ビツト前段の出力φ１０でφ２１のライン
をチャージアップし１ビツト後段の出力φ１２でφ２１
のラインをディスチャージすることによって第５図のφ
２１に示すパルスを得るものである。

このようにして、構成することによって本実施例では第
３図に示したライン３４にφ２１．３５にφ２２．３６
にφ２３のパルスを発生できるようにしている。また基
準ビットに対して２ビツト前段の出力でチャージアップ
、１ビツト後段あるいは、２ビツト後段の出力でディス
チャージする場合も考えられるが、制御電極に加わるパ
ルス幅が広くなると消費電力が上昇するので第３図及び
第４図に示した本実施例の方法が好ましい。また更に本
実施例は配線の配置からみてもパターン設計が容易であ
るという効果も奏する。

尚、第３図に示した実施例においては第６図（ａ）に示
す様に電源Ｅ１とソースフォロワ−の間にＭＯＳ）ラン
ジスタ３１〜３３を設けたが、かかるＭＯＳトランジス
タの配置はこれに限るものではなく例えば第６図（ｂ）
（ｃ）に示した配置としてもよい。

第６図（ａ）（ｂ）（ｃ）は第３図に示したソースフォ
ロワ−及びＭＯＳ）ランジスタ３１〜３３と同様の機能
を有するＭＯＳ）ランジスタ４３あるいは４４あるいは
４５の配置を示した図である。

第６図（ａ）（ｂ）（ｃ）において４３は正電源とソー
スフォロワ−との間に設けられたスイッチングＭＯ３）
ランジスタを挿入したもので、第３図と同様の構成であ
る。４４はソースフォロワ−内にスイッチングＭＯＳト
ランジスターを挿入した構成例、４５は負電源とソース
フォロワーとの間に挿入した構成例である。

以上詳細に説明したように本実施例によればアンプアレ
イ５を構成するソースフォロワ−回路に制御電極を設け
ることにより消費電力をさ能となる。かかる利点はアン
プアレイ５をエリアセンサ部ｌと同一基板上に構成する
場合に特に顕著な効果を奏することになる。また、本実
施例においては光電変換領域において発生し。

蓄積された信号に相応した信号を保持するための第１の
容量領域を垂直ライン１２．１２’。

１２″とし、第２の容量領域を水平ライン１３としたが
他に専用の容量領域を設けた場合でも本発明が適用でき
るのは勿論である。また第１゜第２の容量領域と同一基
板上に設けられたアンプ部を第１図に一点鎖線で示した
Ｓｉチップ内に設けられたアンプアレイ５とし、該アン
プ〈発明の効果〉 以上説明した様に本発明に依れば光電変換装置として光
電変換領域と、該光電変換領域とは別個に設けられ該光
電変換領域において発生、蓄ＩＲされた信号に相応した
信号を保持する第１、第２の容量領域と前記第１の容量
領域に入力が接続され前記第２の容量領域に出力が接続
され、かつ前記光電変換領域、第１．第２の容量領域と
同一基板上に設けられたアンプ部とを具備したので第１
．第２の容量領域かつ第２の容量領域に信号を転送する
際に出力信号のレベルが低下することを防止することが
出来る。

【図面の簡単な説明】

第１図は本発明の第１の実施例の光電変換装置をテレビ
カメラに応用した際の構成を示すブロック図、 第２図は第１図に示したエリアセンサ部１゜信号読み出
しスイッチ回路４．アンプアレイ５゜出力アンプ８の構
成を示す回路図、 第３図は本発明の第２の実施例の光電変換装置における
第２図と同様の回路図、 第４図は第３図に示したφ２１．φ２２．φ２３を発生
する水平シフトレジスタ４の構成を示す回路図。 第５図は第４図の水平シフトレジスタの動作を説明する
ためのタイミングチャートＪ第６図（ａ）、（ｂ）、（
ｃ）はアンプアレイ５の別の実施例を示す回路図、 第７図は従来の光電変換装置の構成を示すブロック図で
ある。 １・・エリアセンサ部 ４−一一一信号読み和しスイッチ回路 ５−一一一アンプアレイ ８−一−−出力アンプ

Claims (3)

【特許請求の範囲】
1. （１）光電変換領域と、該光電変換領域とは別個に設け
   られた該光電変換領域において発生、蓄積された信号に
   相応した信号を保持するための第１、第２の容量領域と
   、前記第１の容量領域に入力が接続され前記第２の容量
   領域に出力が接続され、かつ前記光電変換領域、第１、
   第２の容量領域と同一基板上に設けられたアンプ部とを
   具備することを特徴とする光電変換装置。
2. （２）前記光電変換領域、第１、第２の容量領域アンプ
   部は夫々複数設けられ、該複数のアンプ部は順次一定時
   間のみ、電力が供給されるアンプ部であることを特徴と
   する特許請求の範囲第１項記載の光電変換装置。
3. （３）前記複数の第２の容量領域は夫々対応する複数の
   スイッチ手段を介して夫々対応する前記アンプに接続さ
   れており、前記アンプ部は前記スイッチ手段が閉じられ
   第２の容量領域に信号が転送される期間を含む一定期間
   のみ電力が供給されるアンプ部であることを特徴とする
   特許請求の範囲第２項記載の光電変換装置。