JPS6214726Y2 - - Google Patents

Info

Publication number
JPS6214726Y2
JPS6214726Y2 JP1979150908U JP15090879U JPS6214726Y2 JP S6214726 Y2 JPS6214726 Y2 JP S6214726Y2 JP 1979150908 U JP1979150908 U JP 1979150908U JP 15090879 U JP15090879 U JP 15090879U JP S6214726 Y2 JPS6214726 Y2 JP S6214726Y2
Authority
JP
Japan
Prior art keywords
amplifier
amplifier circuit
power supply
output
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979150908U
Other languages
Japanese (ja)
Other versions
JPS5668316U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1979150908U priority Critical patent/JPS6214726Y2/ja
Publication of JPS5668316U publication Critical patent/JPS5668316U/ja
Application granted granted Critical
Publication of JPS6214726Y2 publication Critical patent/JPS6214726Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は主としてオーデイオ用に用いられる
電力増幅器の改良に係り、特に忠実度と能率の向
上を図つた電力増幅器に関する。
DETAILED DESCRIPTION OF THE INVENTION This invention relates primarily to improvements in power amplifiers used for audio, and particularly to power amplifiers with improved fidelity and efficiency.

従来の電力増幅器の構成としてはA級増幅器お
よびB級増幅器が一般的である。ところで、A級
増幅器には忠実度はよいが電力損失が大きいとい
う欠点があり、またB級増幅器には効率はよいが
クロスオーバー歪、スイツチング歪等を発生する
欠点があつた。そこで、この考案の出願人は先に
上述した欠点をいずれも解決しるものとして第1
図に示す電力増幅器を提供した(特願昭53−3902
号)。この電力増幅器は、図に示すように、入力
段増幅回路1と、この入力段増幅回路1の出力に
よつてドライブされる出力段増幅回路2と、この
出力段増幅回路2へ電力を供給するフローテイン
グ電源3と、出力段増幅回路2のトランジスタ
4,5の共通エミツタを駆動するブートストラツ
プ増幅器6とから構成されるもので、前記フロー
テイング電源3の中点が出力端子7に接続され、
また出力端子7に得られる出力信号が抵抗8を介
して入力段増幅回路1に帰還されている。この回
路の場合、ブートストラツプ増幅器6は、入力段
増幅回路と出力段増幅回路とにより構成され、前
記入力段増幅回路1の入力信号を増幅して出力端
子7の出力電圧と同様に変化する出力Vbを、ト
ランジスタ4,5の共通エミツタに与えるように
なつており、したがつてトランジスタ4,5のエ
ミツタ−コレクタ間にはフローテイング電源3の
出力電圧Vccが常に印加されるようになつてい
る。この結果、フローテイング電源3の出力電圧
Vccをトランジスタ4,5を能動状態とする最小
限の電圧(通常2〜5V)に設定しておけば、た
とえトランジスタ4,5をA級動作させたとして
も、これらトランジスタ4,5による電力損失を
最小限とすることができる。また、この電力増幅
器の効率は主にブートストラツプ増幅器6の効率
によつて決定されるが、この電力増幅器の場合ブ
ートストラツプ増幅器6の出力に含まれる歪分が
出力信号にほとんど影響をおよぼさないので、ブ
ートストラツプ増幅器6をB級あるいはD級にて
構成することができ、これにより効率のアツプを
図ることが可能である。すなわち、この電力増幅
器はA級動作をする出力段増幅回路2とB級ある
いはD級動作をするブートストラツプ増幅器6と
を組合わせることにより、効率、忠実度を共に向
上させたものである。
Conventional power amplifiers generally have a class A amplifier or a class B amplifier. By the way, class A amplifiers have good fidelity but have the drawback of large power loss, and class B amplifiers have good efficiency but have the drawback of generating crossover distortion, switching distortion, etc. Therefore, the applicant of this invention has proposed the first method to solve all of the above-mentioned drawbacks.
The power amplifier shown in the figure was provided (Patent Application No. 53-3902).
issue). As shown in the figure, this power amplifier includes an input stage amplifier circuit 1, an output stage amplifier circuit 2 driven by the output of the input stage amplifier circuit 1, and supplies power to the output stage amplifier circuit 2. It is composed of a floating power supply 3 and a bootstrap amplifier 6 that drives the common emitters of transistors 4 and 5 of the output stage amplifier circuit 2, and the midpoint of the floating power supply 3 is connected to the output terminal 7.
Further, an output signal obtained at the output terminal 7 is fed back to the input stage amplifier circuit 1 via a resistor 8. In this circuit, the bootstrap amplifier 6 is composed of an input stage amplifier circuit and an output stage amplifier circuit, and outputs an output that amplifies the input signal of the input stage amplifier circuit 1 and changes in the same way as the output voltage of the output terminal 7. Vb is applied to the common emitters of transistors 4 and 5, so that the output voltage Vcc of floating power supply 3 is always applied between the emitters and collectors of transistors 4 and 5. . As a result, the output voltage of floating power supply 3
If Vcc is set to the minimum voltage (usually 2 to 5 V) that makes transistors 4 and 5 active, even if transistors 4 and 5 are operated in class A mode, the power loss due to these transistors 4 and 5 will be reduced. can be kept to a minimum. Furthermore, the efficiency of this power amplifier is mainly determined by the efficiency of the bootstrap amplifier 6, but in the case of this power amplifier, the distortion contained in the output of the bootstrap amplifier 6 has almost no effect on the output signal. Therefore, the bootstrap amplifier 6 can be configured as a class B or class D amplifier, thereby making it possible to increase the efficiency. That is, this power amplifier improves both efficiency and fidelity by combining an output stage amplifier circuit 2 operating in class A and a bootstrap amplifier 6 operating in class B or D.

しかしながら、この電力増幅器には未だ回路が
複雑でコストアツプになるという欠点があり、こ
の欠点の解決が望まれていた。
However, this power amplifier still has the drawback that the circuit is complicated and the cost increases, and a solution to this drawback has been desired.

この考案はこのような事情に基づいてなされた
もので、その目的とするところは効率、忠実度の
共に優れた電力増幅器を簡単な構成によつて提供
することであり、この目的を達成するためにこの
考案は、第1図に示す電力増幅器においてブート
ストラツプ増幅器6の代わりに、出力信号を増幅
する利得「1」以下の増幅器を設け、この増幅器
の出力によつてトランジスタ4,5の共通エミツ
タを駆動するようにしたものである。
This invention was made based on these circumstances, and its purpose is to provide a power amplifier with a simple configuration that is excellent in both efficiency and fidelity.In order to achieve this purpose, In this invention, in place of the bootstrap amplifier 6 in the power amplifier shown in FIG. It is designed to drive.

以下、図面を参照しこの考案の実施例について
説明する。
Hereinafter, embodiments of this invention will be described with reference to the drawings.

第2図はこの考案による電力増幅器の基本構成
を示す回路図であり、この図において入力端子1
0が入力段増幅回路11(演算増幅器)の反転入
力端に接続され、同入力段増幅回路11の非反転
入力端が抵抗12を介して接地され、入力段増幅
回路11の出力端が直流電源13,14を各々介
してトランジスタ15,16(増幅素子)の各ベ
ースに接続されている。この場合、直流電源1
3,14はトランジスタ15,16のバイアス供
給用であり、これら直流電源13,14によつて
トランジスタ15,16は各々A級動作をするよ
うにバイアスが設定されている。また、直流電源
13,14、トランジスタ15,16、がコンプ
リメンタリプツシユプル増幅回路17を構成して
いる。前記トランジスタ15のコレクタはフロー
テイング電源18を構成する直流電源18a(電
圧Vc)の正電圧端子に、トランジスタ16のコ
レクタは直流電源18b(電圧Vc)の負電圧端
子に各々接続され、またフローテイング電源18
の中点Nが出力端子19に接続されている。出力
端子19は利得が「1」以下の増幅器20の入力
端に接続され、この増幅器20の出力端がトラン
ジスタ15,16の共通エミツタに接続され、ま
た増幅器20の正電源端子20aが直流電源21
の正電圧端子に、増幅器20の負電源端子20b
が直流電源22の負電圧端子に各々接続されてい
る。なお、増幅器20は非反転増幅器である。前
記直流電源21の負電圧端子および直流電源22
の正電圧端子は共に接地され、出力端子19およ
び接地間に負荷抵抗23が介挿され、また出力端
子19と前記入力段増幅回路11の非反転入力端
との間に帰還用の抵抗24が介挿されている。
FIG. 2 is a circuit diagram showing the basic configuration of the power amplifier according to this invention.
0 is connected to the inverting input terminal of the input stage amplifier circuit 11 (operational amplifier), the non-inverting input terminal of the input stage amplifier circuit 11 is grounded via the resistor 12, and the output terminal of the input stage amplifier circuit 11 is connected to the DC power supply. It is connected to the bases of transistors 15 and 16 (amplification elements) via transistors 13 and 14, respectively. In this case, DC power supply 1
Reference numerals 3 and 14 are for supplying bias to the transistors 15 and 16, and biases are set by these DC power supplies 13 and 14 so that the transistors 15 and 16 operate in class A mode. Further, the DC power supplies 13 and 14 and the transistors 15 and 16 constitute a complementary push-pull amplifier circuit 17. The collector of the transistor 15 is connected to the positive voltage terminal of a DC power supply 18a (voltage Vc) constituting the floating power supply 18, and the collector of the transistor 16 is connected to the negative voltage terminal of the DC power supply 18b (voltage Vc), which constitutes the floating power supply 18. power supply 18
The midpoint N of is connected to the output terminal 19. The output terminal 19 is connected to the input terminal of an amplifier 20 whose gain is "1" or less, the output terminal of this amplifier 20 is connected to the common emitter of the transistors 15 and 16, and the positive power supply terminal 20a of the amplifier 20 is connected to the DC power supply 21.
The negative power supply terminal 20b of the amplifier 20 is connected to the positive voltage terminal of the amplifier 20.
are connected to the negative voltage terminals of the DC power supply 22, respectively. Note that the amplifier 20 is a non-inverting amplifier. Negative voltage terminal of the DC power supply 21 and DC power supply 22
Both positive voltage terminals are grounded, a load resistor 23 is inserted between the output terminal 19 and the ground, and a feedback resistor 24 is inserted between the output terminal 19 and the non-inverting input terminal of the input stage amplifier circuit 11. It is interposed.

このように構成された電力増幅器において、増
幅器20の利得を例えば「1」に設定したとする
と、トランジスタ15,16の共通エミツタ電位
は出力端子19に得られる出力電圧Voと全く同
一となり、この結果、トランジスタ15,16の
エミツタ−コレクタ間電圧は常に直流電源18
a,18bの各出力電圧Vcに等しくなる。した
がつて、直流電源18a,18bの各出力電圧
Vcをトランジスタ15,16を能動状態に保つ
最小限の電圧(通常2〜5ボルト)に設定してお
けば、トランジスタ15,16をたとえA級で動
作させたとしても、その電力消費を最小限に押え
ることが可能となる。なお、増幅器20の利得を
「1」以上とすると発振を起こし、また「1」以
下とするとトランジスタ15,16の電力消費が
その分増加する。
In the power amplifier configured in this way, if the gain of the amplifier 20 is set to 1, for example, the common emitter potential of the transistors 15 and 16 will be exactly the same as the output voltage Vo obtained at the output terminal 19, and as a result, , the emitter-collector voltage of transistors 15 and 16 is always DC power supply 18.
It becomes equal to each output voltage Vc of a and 18b. Therefore, each output voltage of DC power supplies 18a and 18b
By setting Vc to the minimum voltage that will keep transistors 15 and 16 active (typically 2 to 5 volts), the power dissipation of transistors 15 and 16 will be minimized even if they are operated in class A. It becomes possible to press the Note that if the gain of the amplifier 20 is set to "1" or more, oscillation occurs, and if it is set to be "1" or less, the power consumption of the transistors 15 and 16 increases accordingly.

また、トランジスタ15,16は、そのエミツ
タが増幅器20の出力電位に固定されてエミツタ
接地で動作する。したがつて、トランジスタ1
5,16は利得を有し、これにより、前段回路で
ある入力段増幅回路11の利得を小さくすること
ができる。
Further, the emitters of the transistors 15 and 16 are fixed to the output potential of the amplifier 20, and the transistors 15 and 16 operate with their emitters grounded. Therefore, transistor 1
5 and 16 have gains, thereby making it possible to reduce the gain of the input stage amplifier circuit 11, which is the previous stage circuit.

一方、負荷23の電力は直流電源21,22か
ら増幅器20、トランジスタ15,16を介して
供給される。したがつて、増幅器20をB級ある
いはD級で構成することにより、この電力増幅器
の効率を従来のB級あるいはD級増幅器と略同様
とすることが可能である。また、この電力増幅器
においては、トランジスタ15,16、直流電源
18a,18bおよび増幅器20が抵抗24をも
つて構成された負帰還ループに入るので、増幅器
20において生ずる歪成分は負帰還効果によつて
出力電圧Voへの影響が低減され、この結果出力
電圧Voの歪率はA級動作をするトランジスタ1
5,16の歪分によつて決定される極めて小さな
値となる。この場合、前述のようにトランジスタ
15,16が利得を有するから、フイードバツク
量が大きいという利点がある。さらに、この電力
増幅器においては増幅器20の入力を出力端子1
9からとるようにしているので、この増幅器20
の構成を簡略化することができる(第3図参
照)。
On the other hand, power to the load 23 is supplied from DC power supplies 21 and 22 via an amplifier 20 and transistors 15 and 16. Therefore, by configuring the amplifier 20 as a class B or class D power amplifier, it is possible to make the efficiency of this power amplifier substantially the same as that of a conventional class B or class D amplifier. In addition, in this power amplifier, the transistors 15 and 16, the DC power supplies 18a and 18b, and the amplifier 20 enter a negative feedback loop configured with a resistor 24, so that the distortion component generated in the amplifier 20 is caused by the negative feedback effect. The effect on the output voltage Vo is reduced, and as a result, the distortion factor of the output voltage Vo is lower than that of the transistor 1 operating in class A.
This is an extremely small value determined by the distortion components of 5 and 16. In this case, since the transistors 15 and 16 have a gain as described above, there is an advantage that the amount of feedback is large. Furthermore, in this power amplifier, the input of the amplifier 20 is connected to the output terminal 1.
9, so this amplifier 20
The configuration can be simplified (see FIG. 3).

次に、この考案の具体的実施例について説明す
る。第3図はこの考案の具体的実施例である電力
増幅器の構成を示す回路図であり、この図におい
て第2図に示す回路各部に対応する部分には同一
の符号が付してある。
Next, a specific example of this invention will be described. FIG. 3 is a circuit diagram showing the configuration of a power amplifier which is a specific embodiment of this invention, and in this figure, parts corresponding to the circuit parts shown in FIG. 2 are given the same reference numerals.

第3図において、入力段増幅回路11はトラン
ジスタ30,31を有する差動増幅回路32とト
ランジスタ33,34を有する差動増幅回路35
とから構成される相補形差動増幅回路であり、そ
の出力がプリドライブ回路36のトランジスタ3
7,38の各ベースに供給される。そして、プリ
ドライブ回路36の出力がコンプリメンタリプツ
シユプル増幅回路17のトランジスタ15,16
の各ベースに供給される。なお、符号39はトラ
ンジスタ15,16のバイアス回路であり、この
バイアス回路39によつてトランジスタ15,1
6がA級動作するようになつている。
In FIG. 3, the input stage amplifier circuit 11 includes a differential amplifier circuit 32 having transistors 30 and 31 and a differential amplifier circuit 35 having transistors 33 and 34.
It is a complementary differential amplifier circuit consisting of
7 and 38 bases. Then, the output of the predrive circuit 36 is transmitted to the transistors 15 and 16 of the complementary push-pull amplifier circuit 17.
supplied to each base. Note that the reference numeral 39 is a bias circuit for the transistors 15 and 16, and this bias circuit 39
6 is designed to perform class A operation.

一方、増幅器20はトランジスタ40,41を
有する利得が略「1」のエミツタホロワ増幅器で
あり、トランジスタ40,41の各ベース間に挿
入されているバイアス設定用のダイオード42,
43によつてB級動作をするようになつている。
また、ダイオード42,43の接続点が出力端子
19に接続され、トランジスタ40,41の共通
エミツタ(図におけるP点)がトランジスタ1
5,16の共通エミツタ(図におけるQ点)に接
続されている。
On the other hand, the amplifier 20 is an emitter-follower amplifier having a gain of approximately "1" and transistors 40 and 41. Bias setting diodes 42 and 43 are inserted between the bases of the transistors 40 and 41.
43 provides class B operation.
The connection point of the diodes 42 and 43 is connected to the output terminal 19, and the common emitter of the transistors 40 and 41 (point P in the figure) is connected to the transistor 1.
5 and 16 are connected to a common emitter (point Q in the figure).

このように構成された電力増幅器において、例
えば入力端子10の正の入力信号が印加されたと
すると、トランジスタ31,34のコレクタ電位
がともに正方向へ移行し、トランジスタ37の動
作状態がカツトオフ方向へ、トランジスタ38の
動作状態が導通方向へ各々移行する。この結果、
トランジスタ15の動作状態がカツトオフ方向
へ、トランジスタ16の動作状態が導通方向へ
各々移行し、これにより出力端子19に正の出力
電圧が発生する。出力端子19に正の出力電圧が
発生すると、トランジスタ40の動作状態が直ち
に導通方向へ移行し(トランジスタ41はカツト
オフ状態)、この結果直流電源21の正電圧端子
から次の系路で電流が流れ負荷抵抗23に電力を
供給する。すなわち、直流電源21の正電圧端子
→トランジスタ40→P点→Q点→トランジスタ
16→直流電源18b→出力端子19→負荷抵抗
23→接地なる系路で電流が流れる。なおこの場
合、トランジスタ15はA級動作をしており、そ
の動作電流はフローテイング電源18から供給さ
れる。
In the power amplifier configured as described above, when a positive input signal is applied to the input terminal 10, for example, the collector potentials of the transistors 31 and 34 both shift to the positive direction, and the operating state of the transistor 37 shifts to the cut-off direction. The operating states of the transistors 38 each transition to the conductive direction. As a result,
The operating state of the transistor 15 shifts to the cut-off direction, and the operating state of the transistor 16 shifts to the conducting direction, thereby generating a positive output voltage at the output terminal 19. When a positive output voltage is generated at the output terminal 19, the operating state of the transistor 40 immediately changes to the conducting direction (the transistor 41 is in the cut-off state), and as a result, current flows from the positive voltage terminal of the DC power supply 21 to the next path. Power is supplied to the load resistor 23. That is, a current flows in the following path: positive voltage terminal of DC power supply 21 → transistor 40 → point P → point Q → transistor 16 → DC power supply 18b → output terminal 19 → load resistor 23 → ground. Note that in this case, the transistor 15 operates in class A operation, and its operating current is supplied from the floating power supply 18.

一方、入力端子10に負の入力信号が印加され
た場合は、第3図に示す回路各部が上述した場合
と全く逆に動作し、負荷抵抗23には次の系路で
電流が供給される。すなわち、直流電源22の正
電圧端子→負荷抵抗23→直流電源18a→トラ
ンジスタ15→Q点→P点→トランジスタ41→
直流電源22の負電圧端子なる系路で電流が供給
される。
On the other hand, when a negative input signal is applied to the input terminal 10, each part of the circuit shown in FIG. . That is, the positive voltage terminal of the DC power supply 22 → the load resistor 23 → the DC power supply 18a → the transistor 15 → the Q point → the P point → the transistor 41 →
Current is supplied through a negative voltage terminal of the DC power supply 22 .

なお、この電力増幅器においても第2図におい
て説明した場合と同様の効果が得られることは勿
論である。また、図より明らかなように、増幅器
20の構成が従来に比べて非常に簡略化されてい
る。
It goes without saying that this power amplifier also provides the same effect as described in FIG. 2. Furthermore, as is clear from the figure, the configuration of the amplifier 20 is much simpler than the conventional one.

以上説明したように、この考案によれば、入力
信号を増幅する入力段増幅回路と、この入力段増
幅回路の出力によつて駆動されるコンプリメンタ
リプツシユプル増幅回路と、このコンプリメンタ
リプツシユプル増幅回路に電力を供給するフロー
テイング電源と、このフローテイング電源の中点
に接続された出力端子と、この出力端子に得られ
る信号を入力信号とする利得「1」以下の増幅器
とを有し、前記利得「1」以下の増幅器の出力に
よつて前記コンプリメンタリプツシユプル増幅回
路を構成する増幅素子の共電電極を駆動し、また
前記出力端子に得られる信号を前記入力段増幅回
路に帰還するようにしたので、帰還ループ内に前
記フローテイング電源およびそのドライブ系の回
路が含まれ、これにより、フローテイング電源系
の変動や増幅器の歪成分等が低減され、効率、忠
実度が共に優れた電力増幅器を簡単な構成で得る
ことができる。また、前記コンプリメンタリプツ
シユプル増幅回路を利得を有するように構成する
ことができるので、フイードバツク量を大とする
ことができるとともに、入力段増幅器の利得を小
とすることができる利点を得ることができる。
As explained above, this invention includes an input stage amplifier circuit that amplifies an input signal, a complementary push-pull amplifier circuit driven by the output of the input stage amplifier circuit, and a complementary push-pull amplifier circuit that is driven by the output of the input stage amplifier circuit. It has a floating power supply that supplies power to the circuit, an output terminal connected to the midpoint of this floating power supply, and an amplifier with a gain of "1" or less that uses the signal obtained at this output terminal as an input signal, The output of the amplifier with a gain of "1" or less drives a common electrode of an amplifying element constituting the complementary amplifier circuit, and the signal obtained at the output terminal is fed back to the input stage amplifier circuit. As a result, the floating power supply and its drive circuit are included in the feedback loop, which reduces fluctuations in the floating power supply system and distortion components of the amplifier, resulting in excellent efficiency and fidelity. A power amplifier can be obtained with a simple configuration. Furthermore, since the complementary pump-pull amplifier circuit can be configured to have a gain, the amount of feedback can be increased, and the gain of the input stage amplifier can be reduced. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の電力増幅器の構成を示す回路
図、第2図はこの考案の基本的構成を示す回路
図、第3図はこの考案の具体的実施例を示す回路
図である。 11……入力段増幅回路、15……増幅素子
(トランジスタ)、16……増幅素子(トランジス
タ)、17……コンプリメンタリプツシユプル増
幅回路、18……フローテイング電源、19……
出力端子、20……増幅器。
FIG. 1 is a circuit diagram showing the configuration of a conventional power amplifier, FIG. 2 is a circuit diagram showing the basic configuration of this invention, and FIG. 3 is a circuit diagram showing a specific embodiment of this invention. 11... Input stage amplifier circuit, 15... Amplifying element (transistor), 16... Amplifying element (transistor), 17... Complementary push-pull amplifier circuit, 18... Floating power supply, 19...
Output terminal, 20...amplifier.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号を増幅する入力段増幅回路と、この入
力段増幅回路の出力によつて駆動されるコンプリ
メンタリプツシユプル増幅回路と、このコンプリ
メンタリプツシユプル増幅回路に電力を供給する
フローテイング電源と、このフローテイング電源
の中点に接続された出力端子と、この出力端子に
得られる信号を入力信号とする利得「1」以下の
増幅器とを有し、前記利得「1」以下の増幅器の
出力によつて前記コンプリメンタリプツシユプル
増幅回路を構成する増幅素子の共通電極を駆動
し、また前記出力端子に得られる信号を前記入力
段増幅回路に帰還するようにしたことを特徴とす
る電力増幅器。
An input stage amplifier circuit that amplifies an input signal, a complementary push-pull amplifier circuit driven by the output of the input stage amplifier circuit, a floating power supply that supplies power to the complementary push-pull amplifier circuit, and It has an output terminal connected to the midpoint of the floating power supply, and an amplifier with a gain of "1" or less that uses the signal obtained at this output terminal as an input signal, and uses the output of the amplifier with a gain of "1" or less as an input signal. A power amplifier characterized in that the common electrode of the amplification elements constituting the complementary amplifier circuit is driven, and the signal obtained at the output terminal is fed back to the input stage amplifier circuit.
JP1979150908U 1979-10-31 1979-10-31 Expired JPS6214726Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1979150908U JPS6214726Y2 (en) 1979-10-31 1979-10-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979150908U JPS6214726Y2 (en) 1979-10-31 1979-10-31

Publications (2)

Publication Number Publication Date
JPS5668316U JPS5668316U (en) 1981-06-06
JPS6214726Y2 true JPS6214726Y2 (en) 1987-04-15

Family

ID=29381905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979150908U Expired JPS6214726Y2 (en) 1979-10-31 1979-10-31

Country Status (1)

Country Link
JP (1) JPS6214726Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600071B2 (en) * 1986-07-17 1997-04-16 工業技術院長 Variable ground potential circuit for power supply

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353946A (en) * 1976-04-28 1978-05-16 Matsushita Electric Ind Co Ltd Power amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5353946A (en) * 1976-04-28 1978-05-16 Matsushita Electric Ind Co Ltd Power amplifier

Also Published As

Publication number Publication date
JPS5668316U (en) 1981-06-06

Similar Documents

Publication Publication Date Title
US5475343A (en) Class AB complementary output stage
CA1115360A (en) Pwm signal power amplifier
US6184750B1 (en) Control circuit driven by a differential input voltage and method for controlling same
KR850004674A (en) Multiplication circuit
JPS6214726Y2 (en)
US4706039A (en) Amplifier arrangement
US4206419A (en) Power amplifier
JPH0452649B2 (en)
EP0308079B1 (en) Operational amplifier stages
US4451802A (en) Power amplifier
Tanaka New biasing circuit for class B operation
US4990863A (en) Amplifier output stage
US4366448A (en) Power-amplifying circuit
KR830001980B1 (en) Power amplification circuit
JP3733188B2 (en) Power Amplifier
JPH08222968A (en) Amplifier
JPH082009B2 (en) Amplifier circuit
JPH036022Y2 (en)
JP3143153B2 (en) Amplifier circuit
JP2568690B2 (en) Constant current circuit
JPS6325766Y2 (en)
JPH046130B2 (en)
JPH0110005Y2 (en)
JPS6119549Y2 (en)
JPS5827537Y2 (en) Complementary push-pull amplifier