JPS62146500A - Read-only memory - Google Patents

Read-only memory

Info

Publication number
JPS62146500A
JPS62146500A JP60288732A JP28873285A JPS62146500A JP S62146500 A JPS62146500 A JP S62146500A JP 60288732 A JP60288732 A JP 60288732A JP 28873285 A JP28873285 A JP 28873285A JP S62146500 A JPS62146500 A JP S62146500A
Authority
JP
Japan
Prior art keywords
syndrome
data
output
memory
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60288732A
Other languages
Japanese (ja)
Inventor
Shinichiro Akeyama
明山 慎一郎
Makoto Mifuchi
三渕 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60288732A priority Critical patent/JPS62146500A/en
Publication of JPS62146500A publication Critical patent/JPS62146500A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE:To check a syndrome output by extracting the syndrome directly from an output terminal. CONSTITUTION:In accordance with a switching signal obtained from a mode switching terminal 9, a mode switching circuit 8 switches a normal mode for selecting data read out from a data ROM 3' through an error correcting circuit 6' and corrected at its error through a testing ROM 4', a syndrome forming circuit 5', etc., to a mode for selecting a syndrome output from the circuit 5'. In the mode, the syndrome output can be directly extracted from the output terminal 7' to check the syndrome output and whether error correction is executed or not and the error data in the ROMs 3', 4' at the execution of the error correction can be detected, so that search of the cause of a defect or a counterplan for the defect can be properly executed.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は読出し専用メモリに関し、特に記憶しているデ
ータの一部を冗長として使用して、記憶しているデータ
の一部に誤シを生じた場合に修正を行う誤り訂正回路を
内蔵した読出し専用メモリに関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a read-only memory, and in particular, to a read-only memory, in particular, when a part of stored data is used as redundancy and an error occurs in a part of the stored data. The present invention relates to a read-only memory with a built-in error correction circuit that corrects errors.

〔従来技術〕[Prior art]

読出し専用メモリ(以下、ROMという。)は、電子計
算機のプログラムやデータ格納等に広く用いられている
。近年では、ROMの集積度も向上し、1チップ当りに
記憶できるデータ量が増えてきたため、わずかな誤りの
ために、そのチップが不良となるのを避けるため、記憶
しているデータの一部を冗長として使用し、出力データ
の一部に誤りが生じても、誤り訂正回路を内蔵すること
によって、誤りを訂正し、歩留りの向上を図るようにな
ってきた。
Read-only memory (hereinafter referred to as ROM) is widely used for storing computer programs and data. In recent years, the degree of integration of ROM has improved, and the amount of data that can be stored per chip has increased.In order to prevent the chip from becoming defective due to a slight error, some of the stored data is Even if an error occurs in a part of the output data, an error correction circuit is built in to correct the error and improve yield.

第1図は従来の一例のROMの要部を示すブロック図で
ある。第1図に於いて、1はアドレス入力端子、2はア
ドレスデコーダ、3はデータ用ROM、4は検査用RO
M15はシンドローム生成回路、6は誤り訂正回路、7
は出力端子である。
FIG. 1 is a block diagram showing the main parts of an example of a conventional ROM. In Figure 1, 1 is an address input terminal, 2 is an address decoder, 3 is a data ROM, and 4 is a test RO.
M15 is a syndrome generation circuit, 6 is an error correction circuit, 7
is the output terminal.

アドレス入力端子1より入力されたアドレスは、アドレ
スデコーダ2により、データ用ビットと検査用ビットに
分けられ、それぞれデータ用ROM3、検査用ROM4
に入る。データ用ROM3、検査用ROM4に入る。デ
ータ用ROM3から出力されたデータと検査用ROM4
から出力されたデータは、シンドローム生成回路5に入
シ、シンドロームが生成され、誤り訂正回路6により、
出力データが訂正されて出力端子7からデータが出力さ
れる。
The address input from the address input terminal 1 is divided into data bits and test bits by the address decoder 2, which are respectively stored in the data ROM 3 and the test ROM 4.
to go into. Enter data ROM3 and test ROM4. Data output from data ROM3 and inspection ROM4
The data outputted from the is input to the syndrome generation circuit 5, a syndrome is generated, and the error correction circuit 6 generates a syndrome.
The output data is corrected and the data is output from the output terminal 7.

しかし、この方法では、誤り訂正は可能であるが、出力
されたデータが誤り訂正されたデータか否かを判断する
ことが困難であり、また、誤り訂正されたデータの場合
、どのビットが間違っていたかの判別が困難であるとい
う欠点があった。
However, although error correction is possible with this method, it is difficult to determine whether the output data is error-corrected data or not, and if the data is error-corrected, which bits are incorrect? The drawback was that it was difficult to determine whether the

〔発明の目的〕[Purpose of the invention]

本発明の目的は上記欠点に鑑み、シンドローム生成回路
によって生成されたシンドロームを直接出力端子より出
力することを可能にした読出し専用メモリを提供するこ
とにある。
SUMMARY OF THE INVENTION In view of the above drawbacks, an object of the present invention is to provide a read-only memory that allows a syndrome generated by a syndrome generation circuit to be output directly from an output terminal.

〔発明の構成〕[Structure of the invention]

本発明の読出し専用メモリは、出力端子より、誤り訂正
されたROMのデータを出力する通常のモードとシンド
ロームの内容を直接出力するシンドローム出力モードと
を適宜切り換えることのできる選択手段を含むことから
構成される。
The read-only memory of the present invention includes a selection means capable of appropriately switching between a normal mode in which error-corrected ROM data is output and a syndrome output mode in which syndrome contents are directly output. be done.

〔実施例〕〔Example〕

以下、本発明の実施例について図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

第2図は、本発明の一実施例を示すブロック図である。FIG. 2 is a block diagram showing one embodiment of the present invention.

第2図に於いて、1′〜7′は第1図に示す1〜7に対
応している。8はモード切換回路、9はモード選択信号
入力端子である。
In FIG. 2, 1' to 7' correspond to 1 to 7 shown in FIG. 8 is a mode switching circuit, and 9 is a mode selection signal input terminal.

モード選択信号入力端子9の入力により、モード切換回
路8を制御し、通常モードとして、誤り訂正されたRO
Mのデータを出力するか、シンドローム出力モードとし
て、シンドロームを出力するかのモード選択が可能とな
る。これにより、シンドロームをチェックできるため、
出力されたデータが誤り訂正を行われたか否か、また誤
り訂正を行った場合、どの情報データに対して行ったか
、さらに情報データに誤りがなく、誤り訂正を行わなか
った場合でも、検査用データに誤りがあったか否か、も
しあった場合、どの検査用データかを知ることができる
The mode switching circuit 8 is controlled by the input of the mode selection signal input terminal 9, and the error-corrected RO is set to the normal mode.
It is possible to select a mode of outputting M data or outputting a syndrome as a syndrome output mode. This allows you to check for syndromes,
Whether or not error correction has been performed on the output data, and if error correction has been performed, on which information data, and even if the information data has no errors and error correction has not been performed, It is possible to know whether or not there is an error in the data, and if so, which test data it is.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明の読出し専用メモ
リは、上記の構成により、シンドロームの出力をチェッ
ク出来るので、良品とされたチップにおいても、誤り訂
正を行なったか否か、また誤り訂正を行なった場合情報
データメモリと検査用データメモリにおいてどのデータ
が誤っているかを知ることが出来るので、その欠陥の原
因の追求対策が可能となり、結果として製品の歩留り向
上を図る事ができるという効果が得られる。
As explained above in detail, the read-only memory of the present invention, with the above configuration, can check the output of the syndrome, so even if the chip is considered to be a good product, it can be checked whether error correction has been performed or not. If this is done, it will be possible to know which data is incorrect in the information data memory and the inspection data memory, so it will be possible to take measures to find the cause of the defect, and as a result, the yield of the product can be improved. can get.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の一例の読出し専用メモリの要部を示すブ
ロック図、第2図は本発明の一実施例の要部を示すブロ
ック図である。 1.1′・・・・・・アドレス入力端子、2.2’・・
・・・・アドレスデコーダ、3,3′・・・・・・デー
タ用ROM、4,4’・・・・・・検査用ROM、5,
5′・・・・・・シンドローム生成回路、6,6′・・
・・・・誤す訂正回路、7,7′・・・・・・出力端子
、8・・・・・・モード切換回路、9・・・・・・モー
ド選択信号入力端子。
FIG. 1 is a block diagram showing the main parts of an example of a conventional read-only memory, and FIG. 2 is a block diagram showing the main parts of an embodiment of the present invention. 1.1'...address input terminal, 2.2'...
... Address decoder, 3, 3'... Data ROM, 4, 4'... Test ROM, 5,
5'...Syndrome generation circuit, 6,6'...
...Error correction circuit, 7, 7'...Output terminal, 8...Mode switching circuit, 9...Mode selection signal input terminal.

Claims (1)

【特許請求の範囲】[Claims] 少なくとも情報データメモリ、検査用メモリ、シンドロ
ーム生成回路、誤り訂正回路を1チップ上に搭載し、記
憶している情報データメモリ、検査用メモリの一部に誤
りが生じても、情報データメモリと検査用メモリの内容
より、シンドローム生成回路にてシンドロームを生成し
、そのシンドロームと情報データを誤り訂正回路に入力
する事により、記憶しているデータの一部に誤りが生じ
ても修正を可能とした読出し専用メモリにおいて、シン
ドロームを直接出力端子より出力する手段を有する事を
特徴とする読出し専用メモリ。
At least an information data memory, a test memory, a syndrome generation circuit, and an error correction circuit are mounted on one chip, and even if an error occurs in a part of the stored information data memory or test memory, the information data memory and test By generating a syndrome in the syndrome generation circuit from the contents of the storage memory and inputting the syndrome and information data to the error correction circuit, it is possible to correct even if an error occurs in a part of the stored data. A read-only memory characterized by having means for directly outputting a syndrome from an output terminal.
JP60288732A 1985-12-20 1985-12-20 Read-only memory Pending JPS62146500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60288732A JPS62146500A (en) 1985-12-20 1985-12-20 Read-only memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60288732A JPS62146500A (en) 1985-12-20 1985-12-20 Read-only memory

Publications (1)

Publication Number Publication Date
JPS62146500A true JPS62146500A (en) 1987-06-30

Family

ID=17733968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60288732A Pending JPS62146500A (en) 1985-12-20 1985-12-20 Read-only memory

Country Status (1)

Country Link
JP (1) JPS62146500A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511587A (en) * 1991-07-06 1993-01-22 Fujitsu Ltd Developing roller for nonmagnetic one-component developer and developer infiltrating method to developing roller
US6374381B1 (en) 1998-03-19 2002-04-16 Nec Corporation Semiconductor memory device, and method of checking the semiconductor device and method of using the same
JP2009070509A (en) * 2007-09-14 2009-04-02 Oki Electric Ind Co Ltd Semiconductor memory device
JP2010198657A (en) * 2009-02-23 2010-09-09 Oki Semiconductor Co Ltd Memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239999A (en) * 1984-05-11 1985-11-28 Seiko Epson Corp Semiconductor memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239999A (en) * 1984-05-11 1985-11-28 Seiko Epson Corp Semiconductor memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511587A (en) * 1991-07-06 1993-01-22 Fujitsu Ltd Developing roller for nonmagnetic one-component developer and developer infiltrating method to developing roller
US6374381B1 (en) 1998-03-19 2002-04-16 Nec Corporation Semiconductor memory device, and method of checking the semiconductor device and method of using the same
JP2009070509A (en) * 2007-09-14 2009-04-02 Oki Electric Ind Co Ltd Semiconductor memory device
US7656322B2 (en) 2007-09-14 2010-02-02 Oki Semiconductor Co., Ltd. Semiconductor memory device having error correction function
JP2010198657A (en) * 2009-02-23 2010-09-09 Oki Semiconductor Co Ltd Memory device
US8397132B2 (en) 2009-02-23 2013-03-12 Oki Semiconductor Co., Ltd. Memory device

Similar Documents

Publication Publication Date Title
JPH01201736A (en) Microcomputer
JPH02166700A (en) Non-volatile semiconductor memory
JPS62251949A (en) Error correcting method for memory device
US4924465A (en) Memory with function test of error detection/correction device
JPS62146500A (en) Read-only memory
JP2606862B2 (en) Single error detection and correction method
US6052816A (en) Programmable ROM and parity programmable ROM having a correction coding circuit
US5392294A (en) Diagnostic tool and method for locating the origin of parasitic bit faults in a memory array
JPH11242899A (en) Semiconductor storage circuit
JPS6011952A (en) Semiconductor memory device with error correcting means
JPH10105426A (en) Semiconductor integrated circuit
JPS60211700A (en) Read only memory
JPH07105102A (en) Memory control unit
JPS60239999A (en) Semiconductor memory device
JP3397576B2 (en) Memory check method and device
JPH04341998A (en) Memory circuit
JPS6284500A (en) Microcomputer
JPH06303149A (en) Decoder for bch code
JPS60188000A (en) Read-only memory
JPH04335300A (en) Semiconductor memory device
JPH06103469B2 (en) Memory control circuit
JPH10312337A (en) Testing circuit for storage device
JPH0756816A (en) Controller for memory
JPH05241974A (en) Memory device
JPH01162300A (en) Rom checking circuit testing system