JPS62137922A - 循環型スイツチドキヤパシタａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、Ａ／Ｄ変換器のうら、回路が単純であり、
寄生容量に対して不（ざな循環型スイッチドキャバンタ
Ａ／Ｄ変換器に関するものである。

〔従来の技術〕

寄生容量に対して不悪な循環型スイッチドキャバンタＡ
／Ｄ変換器の従来例について第４図により説明する４、
この回路は、３つのキャパシタ、１つのオペアップ、１
０ケのスイッチからなり、スイッチ（まクロック信号に
よりオン／オワする。第４図は循環型スイソヂドキャバ
ンクＡ／　Ｄ　変９　器の従来の回路図である。ここて
、１〜１０はスイッチを表している。１１〜１３　ｉ４
キヤバンクであり、それぞれの容量値は等しくな−って
いる４、１４は入力端子、１５はり一７アＬＪス電圧Ω
ｊル１子、１６は出力、＞１１１了、１７はオペアップ
を表ず。また第５図ばスイッチ１〜１０のコノトロ−ル
シ−ケ、スを示している。。

まず、第１ビット目のＡ／Ｄ変換の動作について説明ず
ろ。クロック信号ＣＩ−の周期的゛１４、つまりクロ・
ンクが１１　Ｈ″゛のとき、スイッチ１が゛′オン゛′
となリキャバンク１１の電荷を０（こする。！たスイッ
チ２，６がパオンパとなろのてキャパシタ１２には入力
電圧Ｖいがかかり、電荷Ｃ、Ｖ　、、１が蓄積されろ。

（キャパシタ１１，１２，１３の容Ｍ、値をそオ″１そ
ｆｌｃｏ、Ｃ，、Ｃ，、とした。ただしＣｏ　＝Ｃ１＝
　Ｃ２としている。）次にクロックＦ　号Ｃｔ−の周期
後゛に１つ士すクロノクが“冒−′のとき、プ、イソ壬
４，５が゛′オーバ′ずろと、キャパシタ］１（こ（ま
（：ｏＶ、、という′Ｉ数１贋ｊが蓄積さオ′１ろ、　
ｌ二だし、スイッチ１はＡ］となろ１．このとき、出力
端子１６の電位がｖｌｎとなろ第１ビ、、、　ｉ、をｈ
（ｉ）とし、１）（１）のときの出力電圧をＶ（１）と
ずろと、■い）　””　Ｖ　１．。

という式が得らＡ１ろ３．Ｊ　ｆたｂ（１）をｂ（＋）
＝１ｖ（１）之Ｏ ｈ　（ｉ）＝　Ｏ−−Ｖ　（ｉ）（０ と定めてお・く。１７たがって、■（１）の正負、つま
りｈ（１）が１か０かによって次のい＋１）ビットのス
イッチコノトロールシーケンスが変ワってくる。

まず、ｂ（ｉｌ＝１の場合（Ｖ　（ｉ）　２０　）クロ
ッ）Ｊ信号Ｃｔ２の周期前半でスイッチ４，６゜７．１
０かオンずろ。スイ・ソチ４，６がオンずろこと（こよ
りキャパシタ１２（こあった電荷がなくなる。そしてス
イッチ７．１０のオンでキＹパンタ１３にはＣｚＶ（ｉ
）というｒ？ｉ荷が蓄積される。次にクロック（３号Ｃ
Ｔ−の周期後半では、スイッチ３゜５．８，９がオンず
ろ３．スイッチ３，５がオンすることによりキャパシタ
１２には−Ｃ□■ｒ−という電荷が蓄積され、スイッチ
８，９のオンでキャハＬｙ’）　１１　ニＩＪ：ＣｏＶ
　（ｉ）＋Ｃ２Ｖ　（ｉ）−Ｃ，Ｖｒａｆという電荷が
蓄積されることになる。ここで、Ｃ０＝　Ｃ、＝　Ｃ２
という条件があるので、出力電圧は、２　Ｖ　（ｉｉＶ
ｒａｆとなる。

次に、ｂ（ｉ）＝０の場合（Ｖ　（ｉ）＜　Ｏ）クロッ
クイ９号ＣＬの周期前半で、スイッチ３，６゜７．１０
がオンするのて、キャパシタ１２には電荷ＣＸｖ、ｅ、
が、キャパシタ１３には電荷Ｃ２Ｖ（＋）がそれぞれ蓄
積される。クロック信号ＣＴ、の周期後半では、スイッ
チ４，５，８，９がオンするので、キャパシタ１１の電
荷はＣ６■（書）十〇　２Ｖ　（ｉ）十Ｃ１Ｖ１．ｅｆ
となり、出力電圧は、２　Ｖ　（ｉ）＋　Ｖ−ｆとなる
。

以上のことから、（ｉ＋１）番目の出力電圧Ｖ　（ｉ＋
１）は、 Ｖ　（ｉ＋１）＝　２　Ｖ　（ｉ）＋　（−１）１″”
Ｖ　ｒｅｔと書ける。上の式とＶ　（１）＝　Ｖ　＋ｎ
より、ｎビット目の出力電圧Ｖ　（ｎ）は、 Ｖ　（ｎ）　＝　２″−’　ｆＶｉ　ｎ　　（−Σ（−
１）ｂ′ｋ）・（−２）ｋ）・ｖｒ６ｆｌｌ と表せる。変型してＶｌ、て表すと、 Ｖｌｎ”Σ（ｔ）　ｂ　（ｋ＋　、　Ｖ−ｒ−、ｐ　＋
？−に８，２ つまりこの式は、入力電圧ｖｌ、ｌが±Ｖ　ｒａｔの範
囲でｎビットに変換されるということを表している。

最後の項Ｖ（ｎ）　／　２”はそのときの誤差である。

〔発明が解決しようとする問題点〕

上記のような従来の循環型スイッチ１８キヤパシタＡ　
／　Ｄ変換器では、並列処理が行えず、第６図に示ずよ
うにまず初めの入力をｎピッ１−に変換してから、次の
入力の変換を行っていたため、サンプリングした入力４
３号が多大な場合、その変換に時間がかかるという間；
ａ点があった。

この発明は、かかる問題点を解決するためになされたも
ので、高速処理の可能な循環型スイッチＩ・キャパシタ
Ａ／Ｄ変換器を得ることを目的とする。

〔問題点を酵決するための手段〕

とのｑｌｌＪｌに係る循環型スイッチドキャパシタＡ／
Ｄ変換器は、直列に接続された複数段の循環型スイッチ
ドキャバンタＡ／Ｄ変換器からなり、直列に接続された
複数段の循環型スイ・ソチドキャパンクＡ／Ｄ変換器の
第１段目から入力された入カイ３号を所定ｆ１１．　ｒ
！け処理を行ったのち、この信号を順次次段の循環型ス
イッチドギャバシタＡ／Ｉ）変換器へ転送して所定量ず
つ処理を行わせるものである。

〔作用〕

この発明においては、直列に接続された複数段の循環型
スイッチドキャパシタＡ　／　Ｄ　変４’Ａ　？ｒ’ｔ
の第１段目から入力された入力信号が、所定ヱずつ処理
を行われながら、順次次段の循環型スイッチドキャパシ
タＡ／Ｄ変換器へ転送される。

〔実施例〕

第１図はこの発明の循環型スイッチドキャパシタＡ／Ｄ
変換器の一実施例を示す回路図で、第４図と同一符号は
同一部分を示し、１８〜２７ばスイッチ、２８〜３０は
キャパシタ、３１は出力端子、１００ば第１段目１の循
環型スイッ子ドキャバノタ４八／Ｄ変換器（以下（ドに
第１段目のＡ／Ｄ変ｊ（器という）　、２ｏｏ＋よ第２
段口の循環型スイ、・。

チｊ・キヤバンクＡ／Ｄ変換器（以下単に第２段目のＡ
／［）変換器という）である。また第２図はスイッチ１
８〜２７のコン）・ロールシーケンスヲ表している。

次に動作について説明する。

Ｌず第１番目の入力信号を■、。１とし、これが第１段
目のＡ／Ｄ変換器１００の入力端子１４に入る。第１段
［ＩのＡ　／　Ｉ）変換器１００はこの入力信号ｖ１．
，１を所定ｉ１７！　Ｉ−）変換するわけであるが、こ
こでは第２段］］のＡ／Ｄ変換器２００が直列に接続さ
れた構成となっているので、第１段目のＡ／Ｄ変換器１
００がｎ／２ビット上で処理をし終えた時点で、第２段
目のＡ／Ｄ変換器２０Ｑがスター１−ずろようにｎ／２
ピツＩ・分だけ第２段目のスイ・ソチコンＩ・ロールシ
ーケンスヲ遅うせてオく。

また第１段目のＡ　／　Ｉ）変換器ｌｏｏは、ｎ／２ビ
ット処理を終九た時点で次の入力信号Ｖ、ｎ２の処理を
始めろようにしておく。

この、Ｆ、　ウナスイ・ソ千コン）・ロールシーケンス
を行うことにＬす、主ず第１段１」のＡ／Ｄ変１９！、
器１００において入力信号Ｖ、、、Ｉの１ビット目から
ｎ／２ビ・・ノド目−１での処理が行わズ］たのち、そ
の４３号が第２段目のＡ　／　Ｉ）変換器２００に転送
され（ｎ目）／２ビットからｎビット↓での処理が行わ
わる。この間に第１段目のＡ／Ｄ変換？Ｊ　１００の入
力９：Ａ（子１４には次の信号Ｖ　、ｎ２が入力され、
入力信号ＶＩｎ１と同様にｎ／２ビット目：１での処理
が行われる。つまり１つの入力信号に対し、前半分のビ
ットの処理を第１段目のＡ／Ｄ変換器１００が、後半分
のビ＝ｔ　ｌ−の処理を第２段］」のＡ／Ｄ変換器２０
０がそれぞれ分担して行うことにより、同時に２つの信
号の処理が行える。

ｎ／２ビツト分だけ処理が終わったときに、スタートの
時点にスイ・ソチコントロールシーケノスをもどすには
、第２図のＳＴ、ＩＲＴという端子が”　Ｈ”であれば
よい。つまりＳ　Ｔ　Ａ、　ＲＴがＬ″の間には、スイ
ッチは、ｂ（ｉ）＝１またはｂ（ｉ）＝０のいずれかの
コシ）・ロールシーケンスとナリ、５ＴＡＲＴが“Ｈ°
′になったときのみ、１ビット目処理のコノＩ・ロール
シーケンスになる。したがって、従来の循環型スイッチ
ドキャバンタＡ／Ｄｉ換器では、ｎビット変換を行う場
合、１つの信号のｎビ・ソ）・全ての変換が終オ）った
時点で５ＴＡＲＴを゛′トビ″としていたが、この発明
の循環型スイッ千ドキャパシタＡ／Ｄ変換器では、初め
のｎ／２ビツト分の処理は第１段目のＡ／Ｄ変換器１０
０の５ＴＡＲＴを’　Ｈ”とし、それ以降は各段ともに
＋１／２ビ・ソト処理が終わった時点で、５ＴＡＲＴｌ
！！“Ｈ”にずろ。このように５ＴＡＲＴをコノトロー
ルすることにより第３図に示すように入力信号の並列処
理が実現できる。

なお、上記実施例では、２段のＡ／Ｄ変換器が直列に接
続された場合について説［ガしたが、ｎビットの変換を
行う＠合にＡ／Ｄ変換器をに段（ただしｎユｌｃ　）接
続し、ｋ個の入力信号を同時に処理することも可能であ
る。ただし、この場合第１段ＬＪ（１＜ｉ＜、、ｋ）の
Ａ／Ｄ変換器は、第１段目に比べて＋×１ビット分だけ
遅れて始まるように、５ＴＡＲＴをコノトロールする必
要がある。

〔発明の効果〕

この発明は以上説明したとおり、直列に接続された複数
段の循環型スイッチドキャパシタＡ／Ｄ変換器からなり
、直列に接続されｔ：複数段の循環型スイッチドキャパ
シタＡ／Ｄ変換器の第１段口から入力された入力信号を
所定量だけ処理を行ったのち、この（３号を順次次段の
循環型スイッチドキャパシタＡ／Ｄ変換器へ転送して所
定量ずつ処理を行わせるので、同時に信号処理を行左、
イコ号処理の時間の短縮やサンプリングを細かくできる
という効果がある。

【図面の簡単な説明】

ｍ１図はこの発明の循環型スイ・ソ千ドキャパシタＡ／
Ｄ変換器の一実施例を示す回路図、第２図はそのスイッ
ヂコＱ／　ｌ−ロールシーケンスを示す図、第３図はこ
の発明における信号処理の模式図、第４図は従来の循環
型スイッチドギャバシタＡ／Ｄ変換器の回１路図、第５
図はそのスイ、ンチコシトロールンーケ、スを示す図、
第６図は従来回路での信号処理の模式図である。 図において、］○Ｏは第１段口のＡ／Ｄ変換器、２００
ば第２段目のＡ／Ｄ変換器である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　名　増　雄　　　（外２名）第２Ｉス １ｙ３　口ｉ　ＩＦ　ｉ口ｒＬｒＬ 第３図 Ｖ：ｎ　２０二二工＝７７ ｖｌ、３０二二二ＺＺＺＺ 第′図　１、 第５図 口ｍ　ロー　−− ロ　　　　−　　」］　　ロー ロ　　　」］　　ロー　　」］ 口　　　　」］」］」］ 口１ｒＬｒＬｒＬ ）り蚤ビート　　　　算（１・１）４Ｆヒ一２ト第６図 １ビツト　　　　　　　　　　ｎｃツと手続補正力（自
発） 昭和　　年　　月　　日 持許庁長宮殿 １、事件の表示　　　特願昭ｆｉ　Ｏ−２７９ｔｉ　ｆ
ｉ　２号２、発明の名称循環型スイ・ｙ　−１−Ｆキャ
バンタＡ／［）変換器３、補正をする者 代表者　志　岐　守　哉 ・１代理人 ｆ主　所　　　　東京都千代田区丸の内二丁目２番３号
三菱電機株式会社内 ５、補正の対象 明細書の詳細な説明の欄および図面 ６、補正の内容 （１）　　明細書第３頁５行の「となろ第１ビ・ソト」
を、「となる。第エビット」と補正する１゜（２）同じ
く第３頁７行の”　■（ｌ）　−Ｖ　＋　ｎ　」を、ｒ
Ｖ　（１）＝　Ｖ　＋ｎＪと補正する。 （３）同じく第５頁２行の式を下記のように補正する。 ’Ｖ（ｎ）　＝　２”−’［Ｖ＋ｎ　　（−一Σ（−１
）ｂｆｋｌ　、　（’−）ｋｌ　・ＶｒｅｆｌＪに１１
１ （４）　　Ｆｉｌ　Ｕｉ　（第７　頁１　行）１子、１
００」＠、［子、３２はオベアンゴ、１００」と補正ず
ろ。 （５）第５図を別紙のように補正ずろ、。 以　　上

Claims (1)

【特許請求の範囲】
1. 直列に接続された複数段の循環型スイッチドキャパシタ
   Ａ／Ｄ変換器からなり、前記直列に接続された複数段の
   循環型スイッチドキャパシタＡ／Ｄ変換器の第１段目か
   ら入力された入力信号を所定量だけ処理を行ったのち、
   この信号を順次次段の循環型スイッチドキャパシタＡ／
   Ｄ変換器へ転送して所定量ずつ処理を行わせることを特
   徴とする循環型スイッチドキャパシタＡ／Ｄ変換器。