JPS62134A - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器Info
- Publication number
- JPS62134A JPS62134A JP61050296A JP5029686A JPS62134A JP S62134 A JPS62134 A JP S62134A JP 61050296 A JP61050296 A JP 61050296A JP 5029686 A JP5029686 A JP 5029686A JP S62134 A JPS62134 A JP S62134A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- amplifier
- output
- group
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は加重コンデンサを用いたデジタル・アナログ変
換器に関し、特に２群のコンデンサに１つの基準電圧を
用い、各コンデンサが選択的に接地電位にスイッチされ
てスイッチされた２進体号がそのコンデンサに送られ、
これにより入力のデジタル信号をアナログ信号として出
力する変換器に関する。
換器に関し、特に２群のコンデンサに１つの基準電圧を
用い、各コンデンサが選択的に接地電位にスイッチされ
てスイッチされた２進体号がそのコンデンサに送られ、
これにより入力のデジタル信号をアナログ信号として出
力する変換器に関する。
加重コンデンサ型デジタル・アナログ変換器はデジタル
信号をアナログ信号に変換するものとして既に公知であ
る０周知の抵抗アレイすなわち列を用いた変換器は高密
度化できない点と非直線性が大きい点とによって望ま゛
しくない、加重コンデンサ型デジタル・アナログ変換器
は多くの工程を必要とするかまたは多くの素子を必要と
する欠点がある。
信号をアナログ信号に変換するものとして既に公知であ
る０周知の抵抗アレイすなわち列を用いた変換器は高密
度化できない点と非直線性が大きい点とによって望ま゛
しくない、加重コンデンサ型デジタル・アナログ変換器
は多くの工程を必要とするかまたは多くの素子を必要と
する欠点がある。
本発明によれば、２つの段階とたった１つの変換工程し
か必要としない加重コンデンサ型デジタル・アナログ変
換器が提供される。１つの基準電圧と２群のコンデンサ
とを使用し各群の出力を増幅器とフィードバック用コン
デンサとに接続することにより、各コンデンサは入力の
２進デジタル信号によって基準電圧から接地電位へ選択
的に切換えられ、接地電位へスイッチされたコンデンサ
とスイッチされないコンデンサとの特定の組合せ及び数
によって所定の電圧を出力増幅器に与える。
か必要としない加重コンデンサ型デジタル・アナログ変
換器が提供される。１つの基準電圧と２群のコンデンサ
とを使用し各群の出力を増幅器とフィードバック用コン
デンサとに接続することにより、各コンデンサは入力の
２進デジタル信号によって基準電圧から接地電位へ選択
的に切換えられ、接地電位へスイッチされたコンデンサ
とスイッチされないコンデンサとの特定の組合せ及び数
によって所定の電圧を出力増幅器に与える。
以下本発明の実施例について図面を参照しながら説明す
る。特定の技術分野においては多数のデジタル・アナロ
グ変換器を必要とする。例えば、インクジェットプリン
タやその他のプリンタが挙げられる。デジタル・アナロ
グ変換器の設計の目標は、例えば１マイクロ秒以下の変
換時間を有する如き高速性であり、１０ビツトの分解能
を有する如き高分解能であり、高密変化できることであ
る。以下の説明においては、１０ビツトの分解能を有す
るものとして記述されている。しかし、本発明によるア
ナログ・デジタル変換器においてはこれ以上のビット数
で行うこともできる。
る。特定の技術分野においては多数のデジタル・アナロ
グ変換器を必要とする。例えば、インクジェットプリン
タやその他のプリンタが挙げられる。デジタル・アナロ
グ変換器の設計の目標は、例えば１マイクロ秒以下の変
換時間を有する如き高速性であり、１０ビツトの分解能
を有する如き高分解能であり、高密変化できることであ
る。以下の説明においては、１０ビツトの分解能を有す
るものとして記述されている。しかし、本発明によるア
ナログ・デジタル変換器においてはこれ以上のビット数
で行うこともできる。
本発明によるアナログ・デジタル変換器は、図面に示さ
れるように、２つのコンデンサ群ＣＩ９及びＣ２１を備
えている。これらのコンデンサの容量は２進の加重値（
＋１ｅｉｇｈｔｅｄ Ｖａｌｕｅ）に従って変化してい
る。本例においては第１のコンデンサ群Ｃ２１はコンデ
ンサＣ，−Ｃ，で構成され、コンデンサＣ１の容量は１
６Ｃ１コンデンサＣ２の容量は８Ｇ、コンデンサＣ１の
容量は４Ｃ，コンデンサＣ４の容量は２Ｃ、コンデンサ
ＣＳの容量はＣである。また第２のコンデンサ群Ｃ１９
は、コンデンサＣ８〜ＣＩ６で構成され、同様に、コン
デンサＣ１の容量は１６Ｃ１コンデンサＣ？の容量は８
Ｃ，コンデンサＣ８の容量は４Ｃ，コンデンサＣ９の容
量は２Ｃ，コンデンサＣ１）ｌの容量はＣである。これ
らのコンデンサは、各群毎に出力側の端子が相互に接続
されており、入力側の端子は各々スイッチＳ、〜Ｓ２゜
に接続されている。
れるように、２つのコンデンサ群ＣＩ９及びＣ２１を備
えている。これらのコンデンサの容量は２進の加重値（
＋１ｅｉｇｈｔｅｄ Ｖａｌｕｅ）に従って変化してい
る。本例においては第１のコンデンサ群Ｃ２１はコンデ
ンサＣ，−Ｃ，で構成され、コンデンサＣ１の容量は１
６Ｃ１コンデンサＣ２の容量は８Ｇ、コンデンサＣ１の
容量は４Ｃ，コンデンサＣ４の容量は２Ｃ、コンデンサ
ＣＳの容量はＣである。また第２のコンデンサ群Ｃ１９
は、コンデンサＣ８〜ＣＩ６で構成され、同様に、コン
デンサＣ１の容量は１６Ｃ１コンデンサＣ？の容量は８
Ｃ，コンデンサＣ８の容量は４Ｃ，コンデンサＣ９の容
量は２Ｃ，コンデンサＣ１）ｌの容量はＣである。これ
らのコンデンサは、各群毎に出力側の端子が相互に接続
されており、入力側の端子は各々スイッチＳ、〜Ｓ２゜
に接続されている。
第１のスイッチ群を構成するスイッチＳＬ１〜３１５は
第１のコンデンサ群Ｃ２１の各コンデンサＣ１〜ＣＳに
接地電位と基準電圧Ｖ□、とを選択的に入力する。また
、第２のスイッチ群を構成するスイッチＳＩ＆〜Ｓ２゜
は第２のコンデンサ群Ｃ１９の各コンデンサＣ＆ ”−
’ＣＩＯに接地電位と基準電圧■＊ＥＦとを選択的に入
力するよう構成されている。
第１のコンデンサ群Ｃ２１の各コンデンサＣ１〜ＣＳに
接地電位と基準電圧Ｖ□、とを選択的に入力する。また
、第２のスイッチ群を構成するスイッチＳＩ＆〜Ｓ２゜
は第２のコンデンサ群Ｃ１９の各コンデンサＣ＆ ”−
’ＣＩＯに接地電位と基準電圧■＊ＥＦとを選択的に入
力するよう構成されている。
スイッチＳｌｌ〜ＳＺＯは、デジタル信号８１〜ＢＩＯ
によってスイッチされるようになっており、ここで信号
Ｂ１が最上位ビットをＢＩＯが最下位ビットを示すもの
とする。従って、第１コンデンサ群Ｃ２１は上位桁を、
また第２コンデンサ群Ｃ１９は下位桁を示すことになる
。これらのスイッチＳ、〜５ｆｆｉ（１は、２進数“１
”がデジタル信号として入力されると、該当するスイッ
チが基準電圧ｖ ＊ｔｒから接地電位へコンデンサＣ，
−Ｃ，。への電圧をスイッチする。
によってスイッチされるようになっており、ここで信号
Ｂ１が最上位ビットをＢＩＯが最下位ビットを示すもの
とする。従って、第１コンデンサ群Ｃ２１は上位桁を、
また第２コンデンサ群Ｃ１９は下位桁を示すことになる
。これらのスイッチＳ、〜５ｆｆｉ（１は、２進数“１
”がデジタル信号として入力されると、該当するスイッ
チが基準電圧ｖ ＊ｔｒから接地電位へコンデンサＣ，
−Ｃ，。への電圧をスイッチする。
第１のコンデンサ群Ｃ２１の出力には第１の増幅器（増
幅度Ａ）１０が接続され、第２のコンデンサ群Ｃ１９の
出力には第２の増幅器（増幅度Ａ）１２が接続されてお
り、これらの増幅器ＩＯ及び１２の各入力と各出力とに
はそれぞれ、第１の出力コンデンサＣ０及び第１の出力
スイッチＳｚｌ並びに第２の出力コンデンサＣＩ□及び
第２の出力スイッチＳ２□が並列に接続されている。こ
れらのコンデンサＣ８及びＣ＋Ｚはそれぞれ加重値が与
えられていて、その容量は本例において第１出力コンデ
ンサＣ１）が３２Ｃであり、第２出力コンデンサＣ＋Ｚ
が６４Ｃである。
幅度Ａ）１０が接続され、第２のコンデンサ群Ｃ１９の
出力には第２の増幅器（増幅度Ａ）１２が接続されてお
り、これらの増幅器ＩＯ及び１２の各入力と各出力とに
はそれぞれ、第１の出力コンデンサＣ０及び第１の出力
スイッチＳｚｌ並びに第２の出力コンデンサＣＩ□及び
第２の出力スイッチＳ２□が並列に接続されている。こ
れらのコンデンサＣ８及びＣ＋Ｚはそれぞれ加重値が与
えられていて、その容量は本例において第１出力コンデ
ンサＣ１）が３２Ｃであり、第２出力コンデンサＣ＋Ｚ
が６４Ｃである。
第１増幅器１０の出力はコンデンサＣＩ４を介して、ま
た第２増幅器１２の出力はコンデンサｃｐｓを介して第
３の増幅器（増幅度Ａ）１４に入力されている。コンデ
ンサＣＩ４とＣＩＳは加重コンデンサとして作用するも
ので、その容量値は第１のコンデンサＣ２１（上位桁）
及び第１のコンデンサＣ１９（下位桁）に合せて、コン
デンサＣ１４の容量が１６ＧにコンデンサＣＩＳの容量
がＣになるよう設定されている。第３の増幅器１４の入
力と出力との間には第３出力コンデンサＣ１２と第３ス
イツチＳ０とが並列に接続されており、コンデンサＣＩ
３の容量は１６Ｃに定められている。
た第２増幅器１２の出力はコンデンサｃｐｓを介して第
３の増幅器（増幅度Ａ）１４に入力されている。コンデ
ンサＣＩ４とＣＩＳは加重コンデンサとして作用するも
ので、その容量値は第１のコンデンサＣ２１（上位桁）
及び第１のコンデンサＣ１９（下位桁）に合せて、コン
デンサＣ１４の容量が１６ＧにコンデンサＣＩＳの容量
がＣになるよう設定されている。第３の増幅器１４の入
力と出力との間には第３出力コンデンサＣ１２と第３ス
イツチＳ０とが並列に接続されており、コンデンサＣＩ
３の容量は１６Ｃに定められている。
スイッチＳＺ＋〜Ｃ０は、各増幅器１０．１２．１４の
出力を入力と同じ基準電圧にセットすることによって、
デジタル・アナログ変換器をリセットするように作用す
るものである。例えばスイッチＳＺ＋が閉じるとコンデ
ンサＣ０の両端の電圧が等しくされ、スイッチｓｚ＋が
開いてもコンデンサＣ１）には電荷が残らないようにさ
れている。
出力を入力と同じ基準電圧にセットすることによって、
デジタル・アナログ変換器をリセットするように作用す
るものである。例えばスイッチＳＺ＋が閉じるとコンデ
ンサＣ０の両端の電圧が等しくされ、スイッチｓｚ＋が
開いてもコンデンサＣ１）には電荷が残らないようにさ
れている。
デジタル・アナログ変換はスイッチＳｌｌ〜Ｓ２゜によ
って基準電圧Ｖ□、をコンデンサＣ０〜Ｃ１゜へ与える
ことから始まる。次にスイッチｓｉｔ〜Ｓ０が開かされ
、デジタル信号Ｂ＋””Ｂ＋。がスイッチＳ、〜Ｓ２゜
に入力される。“１”の２進数が与えられると、コンデ
ンサ０１〜Ｃ８゜の電圧を基準電圧から接地電位へ変化
させ、選択したコンデンサを放電させる。増幅器１０に
よって増幅された入力電圧に□対する変化は次の式の通
りになる。
って基準電圧Ｖ□、をコンデンサＣ０〜Ｃ１゜へ与える
ことから始まる。次にスイッチｓｉｔ〜Ｓ０が開かされ
、デジタル信号Ｂ＋””Ｂ＋。がスイッチＳ、〜Ｓ２゜
に入力される。“１”の２進数が与えられると、コンデ
ンサ０１〜Ｃ８゜の電圧を基準電圧から接地電位へ変化
させ、選択したコンデンサを放電させる。増幅器１０に
よって増幅された入力電圧に□対する変化は次の式の通
りになる。
前記の式において、
ＶＯＲはリセット時の出力電圧、
Ｃアは１つの入力群の総容量、
Ｃ２１は上位桁群でスイッチされた入力容量、Ｃ１９は
下位桁群でスイッチされた入力容量、Ａは増幅器の増幅
度、 であり、 各コンデンサ０１〜Ｃ１゜は前記の通り加重値に従って
容量が与えられている。
下位桁群でスイッチされた入力容量、Ａは増幅器の増幅
度、 であり、 各コンデンサ０１〜Ｃ１゜は前記の通り加重値に従って
容量が与えられている。
増幅器１０では当初スイッチＳＫＩが閉じ、次にこれが
開いて、第１コンデンサ群２１の出力が増幅器１０に入
力され、コンデンサＣ０を充電する。
開いて、第１コンデンサ群２１の出力が増幅器１０に入
力され、コンデンサＣ０を充電する。
増幅器１２では当初スイッチＳ２２が閉じ、次でこれが
開いてコンデンサ群１９の出力が増幅器１２に入力され
、コンデンサＣ＋ｔを充電する。増幅器１０と１２の出
力はコンデンサＣＩ４とＣＩＳとによって結合されて増
幅器１４に入力され、スイッチ２３の解放によりコンデ
ンサ１３が充電される。
開いてコンデンサ群１９の出力が増幅器１２に入力され
、コンデンサＣ＋ｔを充電する。増幅器１０と１２の出
力はコンデンサＣＩ４とＣＩＳとによって結合されて増
幅器１４に入力され、スイッチ２３の解放によりコンデ
ンサ１３が充電される。
コンデンサ０１〜ＣＩＳの加重値は任意に選択でき、こ
れによりデジタル値の種々の組合せに対して任意のアナ
ログ電圧を設定できる。また、コンデンサＣ１〜Ｃ１４
の容量値も全て３２Ｃにしてもよくこれにより同一の伝
達関数を得ることができる。
れによりデジタル値の種々の組合せに対して任意のアナ
ログ電圧を設定できる。また、コンデンサＣ１〜Ｃ１４
の容量値も全て３２Ｃにしてもよくこれにより同一の伝
達関数を得ることができる。
本発明によれば、上記した２段階法を用いることにより
、従来では１０ビツトの場合において最大容量比５１２
：ｌを必要としていたものが、６４：１の容量比で済む
。このコンデンサの容量比の減少により、集積回路チッ
プの面積を減らすことができる。また、本発明による加
重コンデンサ型デジタル・アナログ変換器は寄生 （ｐａｒａｓｉｔｉｃ）容量によっては影響を受けない
利点がある。更に、単一人力の増幅器（１０，１２，１
４）を用いることができ、これにより、入力のオフセッ
ト電圧がデジタル・アナログ変換動作に悪影響を及ぼさ
ないため、高速に対応できる。そして、本発明によれば
、従来２工程必要としたデジタル・アナログ変換を、た
った１工程で済ましている。
、従来では１０ビツトの場合において最大容量比５１２
：ｌを必要としていたものが、６４：１の容量比で済む
。このコンデンサの容量比の減少により、集積回路チッ
プの面積を減らすことができる。また、本発明による加
重コンデンサ型デジタル・アナログ変換器は寄生 （ｐａｒａｓｉｔｉｃ）容量によっては影響を受けない
利点がある。更に、単一人力の増幅器（１０，１２，１
４）を用いることができ、これにより、入力のオフセッ
ト電圧がデジタル・アナログ変換動作に悪影響を及ぼさ
ないため、高速に対応できる。そして、本発明によれば
、従来２工程必要としたデジタル・アナログ変換を、た
った１工程で済ましている。
図面は本発明の加重コンデンサ型デジタル・アナログ変
換器の回路図を示している。 ｌ０１）２．１４・・・増幅器、ＣＩ” Ｃｓ・・・第
１コンデンサ群のコンデンサ、Ｃｈ〜ＣＩ６・・・第２
コンデンサ群のコンデンサ、Ｃ１）〜ｃｐｓ・・・コン
デンサ％ＳＩＩ〜Ｓ＋Ｓ・・・第１スイッチ群のスイッ
チ、８４〜Ｓ２゜・・・第２スイッチ群のスイッチ、Ｓ
＊ ＋ ”” Ｓ ｚ ３・・・スイッチ、Ｂ、〜Ｂ１
゜・・・デジタル信号。 ＲＥＰ 手続補正書（方式） １、事件の表示 昭和６１年特許願第５０２９６号
２、発明の名称 デジタル・アナログ変換器３、補
正をする者 事件との関係 出願人 名称セロックス コーポレーション １、代理人 願書に最初に添付した図面の浄書 （内容に変更なし）
換器の回路図を示している。 ｌ０１）２．１４・・・増幅器、ＣＩ” Ｃｓ・・・第
１コンデンサ群のコンデンサ、Ｃｈ〜ＣＩ６・・・第２
コンデンサ群のコンデンサ、Ｃ１）〜ｃｐｓ・・・コン
デンサ％ＳＩＩ〜Ｓ＋Ｓ・・・第１スイッチ群のスイッ
チ、８４〜Ｓ２゜・・・第２スイッチ群のスイッチ、Ｓ
＊ ＋ ”” Ｓ ｚ ３・・・スイッチ、Ｂ、〜Ｂ１
゜・・・デジタル信号。 ＲＥＰ 手続補正書（方式） １、事件の表示 昭和６１年特許願第５０２９６号
２、発明の名称 デジタル・アナログ変換器３、補
正をする者 事件との関係 出願人 名称セロックス コーポレーション １、代理人 願書に最初に添付した図面の浄書 （内容に変更なし）
Claims (3)
- （１）基準電圧と、各々の一方の端子が相互に接続され
ている第１のコンデンサ群と、この第１のコンデンサ群
の各コンデンサの他方の端子を前記基準電圧または接地
電位に選択的に接続する第１のスイッチ群と、各々の一
方の端子が相互に接続されている第２のコンデンサ群と
、この第２のコンデンサ群の各コンデンサの他方の端子
を基準電圧または接地電位に選択的に接続する第２のス
イッチ群とを備え、第１のスイッチ群と第２のスイッチ
群の各スイッチは与えられた２進デジタル信号によって
選択的にスイッチ作動させられるようになっている加重
コンデンサ型デジタル・アナログ変換器。 - （２）第１コンデンサ群からのアナログ信号を増幅する
第１の増幅器と、この第１増幅器の出力を該増幅器の入
力に接続して該増幅器の電圧フィードバックを形成する
第１の出力コンデンサと、この第１出力コンデンサに並
列に接続されて第１出力コンデンサの電荷を中和し、第
１増幅器の入力電圧に対する出力電圧を中和する第１の
出力スイッチと、第２コンデンサ群からのアナログ信号
を増幅する第２の増幅器と、この第２増幅器の出力を該
増幅器の入力に接続して該増幅器の電圧フィードバック
を形成する第２の出力コンデンサと、この第２出力コン
デンサに並列に接続されて第２出力コンデンサの電荷を
中和し、第２増幅器の入力電圧に対する出力電圧を中和
する第２の出力スイッチとから成る特許請求の範囲第（
１）項記載の変換器。 - （３）第１増幅器及び第２増幅器からのアナログ信号を
増幅する第３の増幅器と、この第３の増幅器の出力を該
増幅器の入力に接続して該増幅器の電圧フィードバック
を形成する第３の出力コンデンサと、この第３出力コン
デンサに並列に接続されて第３出力コンデンサの電荷を
中和し、第３増幅器の入力電圧に対する出力電圧を中和
する第３の出力スイッチとを備えた特許請求の範囲第（
２）項記載の変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/709,479 US4616212A (en) | 1985-03-07 | 1985-03-07 | Two stage weighted capacitor digital to analog converter |
| US709479 | 1985-03-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62134A true JPS62134A (ja) | 1987-01-06 |
Family
ID=24850040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050296A Pending JPS62134A (ja) | 1985-03-07 | 1986-03-07 | デジタル・アナログ変換器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4616212A (ja) |
| JP (1) | JPS62134A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973979A (en) * | 1987-12-21 | 1990-11-27 | Nissan Motor Company, Limited | Circuit and method for converting digital signal into corresponding analog signal |
| JPH08330965A (ja) * | 1995-06-06 | 1996-12-13 | Lg Semicon Co Ltd | Ｃｃｄを用いたデイジタル／アナログ変換器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8813162D0 (en) * | 1988-06-03 | 1988-07-06 | British Telecomm | Digital-to-analogue conversion |
| US4947169A (en) * | 1989-10-24 | 1990-08-07 | Burr-Brown Corporation | Dummy/trim DAC for capacitor digital-to-analog converter |
| US5638072A (en) * | 1994-12-07 | 1997-06-10 | Sipex Corporation | Multiple channel analog to digital converter |
| JP3852721B2 (ja) * | 1997-07-31 | 2006-12-06 | 旭化成マイクロシステム株式会社 | Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器 |
| US6917321B1 (en) * | 2000-05-21 | 2005-07-12 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US7199740B1 (en) | 2000-05-21 | 2007-04-03 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US6768440B1 (en) | 2003-03-28 | 2004-07-27 | Zilog, Inc. | Digital-to-analog converters with reduced parasitics and associated methods |
| JP4155316B2 (ja) * | 2006-06-30 | 2008-09-24 | ソニー株式会社 | Ｄ／ａ変換回路、液晶駆動回路及び液晶表示装置 |
| US10735016B2 (en) * | 2018-10-04 | 2020-08-04 | Denso Corporation | D/A conversion circuit, quantization circuit, and A/D conversion circuit |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1029303A (en) * | 1962-05-16 | 1966-05-11 | British Telecomm Res Ltd | Improvements in or relating to pulse code modulation signalling systems |
| US3307173A (en) * | 1964-04-16 | 1967-02-28 | Alfred E Popodi | Transient reduction in digital-to analog converters |
| US3558918A (en) * | 1968-10-08 | 1971-01-26 | Bell Telephone Labor Inc | Pulse delay control circuit using code controlled ramp voltage slope to fix delay |
| US3603981A (en) * | 1969-10-10 | 1971-09-07 | Atomic Energy Commission | Digitally controlled ramp generator |
| US3651515A (en) * | 1969-11-25 | 1972-03-21 | Bell Telephone Labor Inc | Capacitive switched gain ratio operational amplifier pcm decoder |
| US3651518A (en) * | 1970-03-11 | 1972-03-21 | Bell Telephone Labor Inc | Redistribution circuit for analog to digital and digital to analog conversion and multilevel pre-equalizers |
| US3703002A (en) * | 1971-12-06 | 1972-11-14 | Fluke Mfg Co John | Analog to digital converter and indicator using recirculation of remainder |
| JPS5644613B2 (ja) * | 1972-03-02 | 1981-10-21 | ||
| US4055773A (en) * | 1975-12-22 | 1977-10-25 | Precision Monolithics, Inc. | Multistage electrical ladder for decrementing a signal into a plurality of weighted signals |
| US4160244A (en) * | 1976-02-25 | 1979-07-03 | National Semiconductor Corporation | Conversion circuit |
| DE2612204C3 (de) * | 1976-03-23 | 1982-12-30 | Dahms, Jürgen, Dipl.-Phys., 4600 Dortmund | Digital-Analog-Wandler |
| US4077035A (en) * | 1976-05-10 | 1978-02-28 | International Business Machines Corporation | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters |
| US4146882A (en) * | 1976-08-24 | 1979-03-27 | Intel Corporation | Digital-to-analog converter employing two levels of decoding |
| US4200863A (en) * | 1977-10-03 | 1980-04-29 | The Regents Of The University Of California | Weighted capacitor analog/digital converting apparatus and method |
| US4168528A (en) * | 1978-07-21 | 1979-09-18 | Precision Monolithics, Inc. | Voltage to current conversion circuit |
| US4311988A (en) * | 1979-04-05 | 1982-01-19 | Motorola Inc. | Programmable A-law and μ-law DAC |
-
1985
- 1985-03-07 US US06/709,479 patent/US4616212A/en not_active Expired - Fee Related
-
1986
- 1986-03-07 JP JP61050296A patent/JPS62134A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4973979A (en) * | 1987-12-21 | 1990-11-27 | Nissan Motor Company, Limited | Circuit and method for converting digital signal into corresponding analog signal |
| JPH08330965A (ja) * | 1995-06-06 | 1996-12-13 | Lg Semicon Co Ltd | Ｃｃｄを用いたデイジタル／アナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4616212A (en) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4129863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
| JPS61256824A (ja) | デジタル・アナログ変換器 | |
| US4077035A (en) | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters | |
| JP3253901B2 (ja) | デジタル／アナログ変換器 | |
| US4200863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
| EP0102609B1 (en) | Digital-analog converter | |
| WO1997032400A1 (en) | High bandwidth parallel analog-to-digital converter | |
| US4647903A (en) | Successive approximation analog-to-digital converter | |
| JPS62134A (ja) | デジタル・アナログ変換器 | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPS62157422A (ja) | アナログ・デイジタル変換器においてオフセツト電圧を修正する方法およびその装置 | |
| US4611195A (en) | Digital-to-analog converter | |
| US6515607B2 (en) | Delta-sigma modulator | |
| US4521762A (en) | Integratable D/A converter | |
| US5920275A (en) | Analog-to-digital converter using weighted capacitor array and interpolating comparator | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| US4311988A (en) | Programmable A-law and μ-law DAC | |
| JPS63100823A (ja) | 切替コンデンサを備えた差動アナログ−デイジタル変換器 | |
| US4451820A (en) | Charge redistribution integratable D/A convertor | |
| JP2001053612A (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| JP2990946B2 (ja) | アナログディジタル変換器 | |
| US4523179A (en) | Integratable D/A converter | |
| US5113188A (en) | Analog-to-digital converter utilizing devices with current versus voltage characteristics with a plurality of peaks and negative resistance regions between peaks | |
| CA1096501A (en) | Weighted capacitor analog/digital converting apparatus and method | |
| JPH07202695A (ja) | 循環形ａｄ変換器 |