JPS6213046A - 集積回路試験 - Google Patents
集積回路試験Info
- Publication number
- JPS6213046A JPS6213046A JP61156390A JP15639086A JPS6213046A JP S6213046 A JPS6213046 A JP S6213046A JP 61156390 A JP61156390 A JP 61156390A JP 15639086 A JP15639086 A JP 15639086A JP S6213046 A JPS6213046 A JP S6213046A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- integrated circuit
- wafer
- adjacent
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は集積回路の試験方法およびこれら方法による試
験用に提供される集積回路に関するものである。
験用に提供される集積回路に関するものである。
［従来技術］
集積回路の動作速度が増すにつれ、通常の電子工学技術
を利用するこの様な集積回路を試験することは困難にな
る。特にパスライス上で°′、つまりウェーハをスクラ
イブし切断して個々の回路が分割される前に、複雑な高
速度デジタル回路を試験することは困難である。現在の
注文に応じたプローブカードは回路結合パッド上に置か
れる金属プローブを介して個々の回路に電気接続を行な
うために使用される。この方法には２つの本質的欠点が
あるので満足できるものではない。まず、プローブの特
性インピーダンスは集積回路に整合するように充分に低
く保つことはできない。これは根本的に寄生的キャパシ
タンスによるものである。
を利用するこの様な集積回路を試験することは困難にな
る。特にパスライス上で°′、つまりウェーハをスクラ
イブし切断して個々の回路が分割される前に、複雑な高
速度デジタル回路を試験することは困難である。現在の
注文に応じたプローブカードは回路結合パッド上に置か
れる金属プローブを介して個々の回路に電気接続を行な
うために使用される。この方法には２つの本質的欠点が
あるので満足できるものではない。まず、プローブの特
性インピーダンスは集積回路に整合するように充分に低
く保つことはできない。これは根本的に寄生的キャパシ
タンスによるものである。
第２に、入カブロブから出カブロブへの電気的ブレイク
スルーは不確かな試験結果を生む試験波形の酷い歪みを
生じさせる。
スルーは不確かな試験結果を生む試験波形の酷い歪みを
生じさせる。
さらに、電子工学の技術のみによって１ギガビット／秒
より大きいクロック速度で正確なパルス幅およびパルス
間隔のプログラム可能なデジタルピットパーターンある
いはワードを発生さ°Ｕることは困難である。
より大きいクロック速度で正確なパルス幅およびパルス
間隔のプログラム可能なデジタルピットパーターンある
いはワードを発生さ°Ｕることは困難である。
［発明の解決すべき問題点］
本発明の目的はこれら欠点を最少限度にし、あるいは克
服することである。
服することである。
［問題点解決のための手段］
本発明によれば、入力信号がアレイの隣接回路に接続さ
れるそれぞれ１以上のフォト受信装置を備えた集積回路
のアレイを具備する処理された半導体ウェーハが提供さ
れる。
れるそれぞれ１以上のフォト受信装置を備えた集積回路
のアレイを具備する処理された半導体ウェーハが提供さ
れる。
本発明によればまた、集積回路に１以上のフォト検出装
置を設け、その出力をアレーの隣接回路に結合し、フォ
ト検出装置に光試験コードを供給し、試験コードに対す
る前記回路のそれぞれの応答を監視することを特徴とす
る処理されたウェーハを分割して分離する前に個々の集
積回路を試験する方法が提供される。
置を設け、その出力をアレーの隣接回路に結合し、フォ
ト検出装置に光試験コードを供給し、試験コードに対す
る前記回路のそれぞれの応答を監視することを特徴とす
る処理されたウェーハを分割して分離する前に個々の集
積回路を試験する方法が提供される。
本発明の技術はひ化ガリウム処理方法に十分に適合する
ようなひ化ガリウムによって作られる高速度デジタル回
路を使用するのには特に適している。
ようなひ化ガリウムによって作られる高速度デジタル回
路を使用するのには特に適している。
［実施例］
例えばひ化ガリウムの、処理された第１図の半導体ウェ
ーハは同様の集積回路ＩＣ１、ＩＣ２、ＩＣ３のアレー
を備える。そべぞれの回路はウェーハから切断され、パ
ッケージされた後に回路に接続するための複数の結合パ
ッド１１を有する。いくつかの結合パッド、たとえば１
１２．１１３は回路に対する信号入力のための入力端子
として使用される。これら端子はまた回路に対する試験
信号の入力のための試験端子として使用される。広帯域
フォト受信装＠１２は回路の結合パッドに隣接して各回
路（例えばＩＣ２＞に備えられ、金属トラックを介して
隣接回路（ＩＣ１）の電気入力結合パッド１１２．１１
３に接続される。それぞれのフォト受信装置１２はフォ
ト検出装置１２１と関連の増幅装Ｈ１２２とを備える。
ーハは同様の集積回路ＩＣ１、ＩＣ２、ＩＣ３のアレー
を備える。そべぞれの回路はウェーハから切断され、パ
ッケージされた後に回路に接続するための複数の結合パ
ッド１１を有する。いくつかの結合パッド、たとえば１
１２．１１３は回路に対する信号入力のための入力端子
として使用される。これら端子はまた回路に対する試験
信号の入力のための試験端子として使用される。広帯域
フォト受信装＠１２は回路の結合パッドに隣接して各回
路（例えばＩＣ２＞に備えられ、金属トラックを介して
隣接回路（ＩＣ１）の電気入力結合パッド１１２．１１
３に接続される。それぞれのフォト受信装置１２はフォ
ト検出装置１２１と関連の増幅装Ｈ１２２とを備える。
ＩＣ２のフォト受信装置（１２１，１２２’）に供給さ
れる出力は金属トラックを介してＩＣ１から供給される
。トラック１３は典型的に１００ミクロンの幅のスクラ
イブチャンネル１４を横断しており、そのため回路がス
クライブされ、切断され分離される時、隣接回路との接
続は破壊される。相互連結が遮断されることによってフ
ォト受信装置は使用不可能となり、したがってその後の
集積回路の動作に寄生的影響を与えることはない。
れる出力は金属トラックを介してＩＣ１から供給される
。トラック１３は典型的に１００ミクロンの幅のスクラ
イブチャンネル１４を横断しており、そのため回路がス
クライブされ、切断され分離される時、隣接回路との接
続は破壊される。相互連結が遮断されることによってフ
ォト受信装置は使用不可能となり、したがってその後の
集積回路の動作に寄生的影響を与えることはない。
金属プローブが試験結合パッド１１２．１１３を介して
試験信号をチップに供給するために使用される通常のス
ライス上の試験の代わりに、これらの信号は光ファイバ
（図には示されない）のアレーを介してフォト受信装置
に光学的に結合される。
試験信号をチップに供給するために使用される通常のス
ライス上の試験の代わりに、これらの信号は光ファイバ
（図には示されない）のアレーを介してフォト受信装置
に光学的に結合される。
これら光ファイバはプローブカードのアルカリ土類金属
ガイドに取付けられることによって十分に正確に配置さ
れる。数ギガビット／秒の試験データ流はこのようにし
てチップに結合される。本質的な速度限度は５ＧＨ２以
上であることが証明されている発生とフォト検出の速度
限度である。
ガイドに取付けられることによって十分に正確に配置さ
れる。数ギガビット／秒の試験データ流はこのようにし
てチップに結合される。本質的な速度限度は５ＧＨ２以
上であることが証明されている発生とフォト検出の速度
限度である。
６一
ウェーハにフォト受信装置を配置することによって、ウ
ェーハをスクライブした後にフォト受信装置がデジタル
回路から十分に分離され、このように出力消費あるいは
キャパシタンスのいずれにも悪影響しないということが
確かになる。
ェーハをスクライブした後にフォト受信装置がデジタル
回路から十分に分離され、このように出力消費あるいは
キャパシタンスのいずれにも悪影響しないということが
確かになる。
複雑なＧａＡＳ論理集積回路の動作の変化に要求される
型式の高速度データワードは第２図に示されるような装
置を使用することによって光学的に発生される。この装
置では非常に狭い（例えば５０ｐｓ）パルスがレーザ閾
値のすぐ下のレベルに半導体レーザ２１をバイアスし、
発生装置２２と増幅装置からの高出力無線周波数信号で
駆動することによって発生される。増幅装置出力は２個
の入力バイアストリーネットワーク２４と整合回路２５
とを介してレーザ２１に供給される。ネットワーク２４
の他の入力はバイアス源２６によって駆動される。狭い
パルスは各々のｒ、ｆサイクルのピークで発生され、こ
のように発生された波形はｒ、ｆ信号周波数に等しい期
間の狭い光パルスの列である。典型的に、狭いパルスは
光パルスが１つのものから次のものまで走行するのに要
する時間がΔｔ ｐｓであるような間隔で配置されるビ
ームスプリタ２７．２８．２９を通過される。各ビーム
スプリタからの出力はレンズ３０を介して光信号がフォ
ト受信装置１２に導かれる多数の入力ファイバ光結合装
置３１の整合入力に集中される。結合装置３１の出力は
光ワードの流であり、レーザを駆動するｒ、ｆ、信号に
よってワード速度は制御される。各々のワードはΔｔ
ｐｓのパルスに間隔を置いた狭いパルスからなっている
。
型式の高速度データワードは第２図に示されるような装
置を使用することによって光学的に発生される。この装
置では非常に狭い（例えば５０ｐｓ）パルスがレーザ閾
値のすぐ下のレベルに半導体レーザ２１をバイアスし、
発生装置２２と増幅装置からの高出力無線周波数信号で
駆動することによって発生される。増幅装置出力は２個
の入力バイアストリーネットワーク２４と整合回路２５
とを介してレーザ２１に供給される。ネットワーク２４
の他の入力はバイアス源２６によって駆動される。狭い
パルスは各々のｒ、ｆサイクルのピークで発生され、こ
のように発生された波形はｒ、ｆ信号周波数に等しい期
間の狭い光パルスの列である。典型的に、狭いパルスは
光パルスが１つのものから次のものまで走行するのに要
する時間がΔｔ ｐｓであるような間隔で配置されるビ
ームスプリタ２７．２８．２９を通過される。各ビーム
スプリタからの出力はレンズ３０を介して光信号がフォ
ト受信装置１２に導かれる多数の入力ファイバ光結合装
置３１の整合入力に集中される。結合装置３１の出力は
光ワードの流であり、レーザを駆動するｒ、ｆ、信号に
よってワード速度は制御される。各々のワードはΔｔ
ｐｓのパルスに間隔を置いた狭いパルスからなっている
。
すべてのビームスプリタ出力が使用されるとビームスプ
リタの出力に信号流“１″が生じる。゛′ゼロ″はファ
イバ結合装置への適切な入力をブランク状態にすること
によってワードに挿入される。
リタの出力に信号流“１″が生じる。゛′ゼロ″はファ
イバ結合装置への適切な入力をブランク状態にすること
によってワードに挿入される。
これら高いデータ速度の光ワードはフォト受信装置を介
して試験下のチップに供給される。典型的にはレーザ波
長は０．８１ミクロンである。
して試験下のチップに供給される。典型的にはレーザ波
長は０．８１ミクロンである。
本発明の技術は電気エネルギーよりむしろ光エネルギー
のパルス形式のデジタル集積回路の入力接続にデジタル
試験パルスを適用することに基づいている。このエネル
ギーはフォト検出によって試験される集積回路上で電気
エネルギーに変換される。ＧａＡｓ基板上でのフォト検
出に都合のよい方法はインターデジタルフォト検出装置
を形成する相互に組合わされた電極の対を使用すること
である。バイアスがＧａＡｓ５ Ｉ基板に直接沈澱され
るショットキー障壁金属（例えばＡｕあるいはＡＩ）で
形成される電極を横切って与えられるとき、入射光によ
って発生された正孔・電子の電流はバイアスプイールド
の影響下で流れる。これらキャリアは適当な電極に集積
される。この型式の検出装置は１８ＧＨｚまでの変調周
波数に応答するように示されている。それらは材料の禁
止帯の幅より大きいエネルギー、つまり＜ ０．９ｎｍ
のλの光子に反応する。
のパルス形式のデジタル集積回路の入力接続にデジタル
試験パルスを適用することに基づいている。このエネル
ギーはフォト検出によって試験される集積回路上で電気
エネルギーに変換される。ＧａＡｓ基板上でのフォト検
出に都合のよい方法はインターデジタルフォト検出装置
を形成する相互に組合わされた電極の対を使用すること
である。バイアスがＧａＡｓ５ Ｉ基板に直接沈澱され
るショットキー障壁金属（例えばＡｕあるいはＡＩ）で
形成される電極を横切って与えられるとき、入射光によ
って発生された正孔・電子の電流はバイアスプイールド
の影響下で流れる。これらキャリアは適当な電極に集積
される。この型式の検出装置は１８ＧＨｚまでの変調周
波数に応答するように示されている。それらは材料の禁
止帯の幅より大きいエネルギー、つまり＜ ０．９ｎｍ
のλの光子に反応する。
フォト検出後、デジタル論理レベルのスイングが比較的
低い出力−光パルス、つまり半導体レー′ザから容易に
発生される１１１１Ｗの出力の光パルス、から生成され
るために増幅が必要とされる。結合したフォト検出装置
・増幅装置の出力は集積回路トラック金属によって入力
の結合パッドに接続される。チップがスクライブされる
ときに電気信号はこの結合パッドを通過し、また光学的
に発生された信号がその代用となる。
低い出力−光パルス、つまり半導体レー′ザから容易に
発生される１１１１Ｗの出力の光パルス、から生成され
るために増幅が必要とされる。結合したフォト検出装置
・増幅装置の出力は集積回路トラック金属によって入力
の結合パッドに接続される。チップがスクライブされる
ときに電気信号はこの結合パッドを通過し、また光学的
に発生された信号がその代用となる。
パルス変調され光は集中したスペースビームとしである
いは光ファイバを介してフォト検出装置に供給される。
いは光ファイバを介してフォト検出装置に供給される。
光ファイバを介する方法は光ファイバが電気プローブを
試験プロブカードに戻すことができ、また光の配列と検
出装置を簡単にするので好ましい方法である。
試験プロブカードに戻すことができ、また光の配列と検
出装置を簡単にするので好ましい方法である。
本発明の技術は特にインターデジタルフォト検出装置と
してひ化ガリウム回路に使用するのに適しており、また
広帯域増幅装置はＧａＡｓデジタルＩＣ処理に十分適合
する。それは同時に、同じ処理方法でまたＧａＡｓデジ
タル集積回路にとって本質的な状態と同じ状態下でそれ
らがつくられるということである。これはまた、ＧａＡ
Ｓデジタル集積回路はスライス上の試験用の光データ入
力と標準的接続用の電気データ入力の両方に使用できる
ように設計されるということを意味する。
してひ化ガリウム回路に使用するのに適しており、また
広帯域増幅装置はＧａＡｓデジタルＩＣ処理に十分適合
する。それは同時に、同じ処理方法でまたＧａＡｓデジ
タル集積回路にとって本質的な状態と同じ状態下でそれ
らがつくられるということである。これはまた、ＧａＡ
Ｓデジタル集積回路はスライス上の試験用の光データ入
力と標準的接続用の電気データ入力の両方に使用できる
ように設計されるということを意味する。
さらに本発明の技術を使用することによって、同じクロ
ック波形によって駆動されるいくつかの集積回路の間の
°゛クロツクスキユー°′減少させることができる。高
速度回路また高速度回路アレーでは、電気キャパシタン
スはタイミングの遅延を引起こし、また高いクロックレ
ートでの誤差を生む他のチップ（あるいはチップの一部
）に関する１個のチップ（あるいはチップの一部）への
クロック信号を遅延させることがある。この減少は゛ク
ロックスキュー”として知られている。クロックスクユ
ーは光キャリアのクロック波形を各々の関連チップ（あ
るいはチップの一部）のフォト受信装置に同時に送るこ
とによって克服される。
ック波形によって駆動されるいくつかの集積回路の間の
°゛クロツクスキユー°′減少させることができる。高
速度回路また高速度回路アレーでは、電気キャパシタン
スはタイミングの遅延を引起こし、また高いクロックレ
ートでの誤差を生む他のチップ（あるいはチップの一部
）に関する１個のチップ（あるいはチップの一部）への
クロック信号を遅延させることがある。この減少は゛ク
ロックスキュー”として知られている。クロックスクユ
ーは光キャリアのクロック波形を各々の関連チップ（あ
るいはチップの一部）のフォト受信装置に同時に送るこ
とによって克服される。
このようにこの場合、クロック回路の電気接続が避けら
れる。
れる。
第１図は光試験信号を使用するための手段を設゛けられ
た複数の集積回路を備えるウェーハの部分を示す概要図
であり、第２図は第１図のウェーハに使用される光試験
信号を発生させるための装置の概要図である。 １２・・・フォト受信装置、２２・・・ｒ、ｆ信号発生
装置、２３・・・増幅装置、２４・・・バイアストリー
ネットワーク、２５・・・ｒ、ｆ整合回路、２７．２８
．２９・・・ビームスプリッタ、３１・・・多数のファ
イバ光結合装置。
た複数の集積回路を備えるウェーハの部分を示す概要図
であり、第２図は第１図のウェーハに使用される光試験
信号を発生させるための装置の概要図である。 １２・・・フォト受信装置、２２・・・ｒ、ｆ信号発生
装置、２３・・・増幅装置、２４・・・バイアストリー
ネットワーク、２５・・・ｒ、ｆ整合回路、２７．２８
．２９・・・ビームスプリッタ、３１・・・多数のファ
イバ光結合装置。
Claims (8)
- （１）入力光信号がアレーの隣接回路に結合される１個
以上のフォト受信装置をそれぞれが備える集積回路のア
レーを具備する処理された半導体ウェーハ。 - （２）前記フォト受信装置のそれぞれに対して１つ供給
される電源が隣接した集積回路に配置され、金属トラッ
クを介してそれぞれのフォト受信装置に結合されている
特許請求の範囲第１項記載のウェーハ。 - （３）前記フォト受信装置のそれぞれが隣接した集積回
路の信号入力に結合されている特許請求の範囲第１項記
載のウェーハ。 - （４）前記フォト検出装置と隣接回路との間の各結合が
、スクライブチャンネルを横切って行われ、それによっ
て動作できなくすることができる特許請求の範囲第１項
記載のウェーハ。 - （５）特許請求の範囲第１項記載の処理されたウェーハ
から分割された集積回路。 - （６）集積回路に１以上のフォト検出装置を設け、その
出力をアレーの隣接回路に結合し、フォト検出装置に光
試験コードを供給し、試験コードに対する前記回路のそ
れぞれの応答を監視することを特徴とする処理されたウ
ェーハを分割して分離する前に個々の集積回路を試験す
る方法。 - （７）前記光コードがレーザ閾値のすぐ下のレベルにバ
イアスされる半導体レーザに結合される無線周波数信号
から発生される特許請求の範囲第６項記載の方法。 - （８）前記光コードがレーザからの遅延された信号の結
合から形成される光ワードを有する特許請求の範囲第７
項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8517087 | 1985-07-05 | ||
| GB08517087A GB2177254B (en) | 1985-07-05 | 1985-07-05 | Testing integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6213046A true JPS6213046A (ja) | 1987-01-21 |
Family
ID=10581863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156390A Pending JPS6213046A (ja) | 1985-07-05 | 1986-07-04 | 集積回路試験 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4768073A (ja) |
| EP (1) | EP0208977A1 (ja) |
| JP (1) | JPS6213046A (ja) |
| GB (1) | GB2177254B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019017122A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体ウェハ |
| WO2019017120A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体製造方法及びウェハ検査方法 |
| WO2019017121A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体ウェハ |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008727A (en) * | 1988-01-22 | 1991-04-16 | Matsushita Electric Industrial Co., Ltd. | Standard cell having test pad for probing and semiconductor integrated circuit device containing the standard cells |
| JPH08508337A (ja) * | 1992-12-31 | 1996-09-03 | ユナイテッド・テクノロジーズ・コーポレイション | 非接触電流注入装置とその線形二極回路への応用方法 |
| US5694048A (en) * | 1995-02-24 | 1997-12-02 | The Whitaker Corporation | Monitor-detector assembly on silicon wafer board |
| US5692084A (en) * | 1996-06-11 | 1997-11-25 | The Whitaker Corporation | Package for an optoelectronic device |
| US5764836A (en) * | 1996-06-11 | 1998-06-09 | The Whitaker Corporation | Pigtailed package for an optoelectronic device |
| DE19654504C2 (de) * | 1996-12-18 | 2003-08-21 | X Fab Semiconductor Foundries | Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise |
| DE19707325B8 (de) * | 1997-02-12 | 2006-06-01 | X-Fab Semiconductor Foundries Ag | Verfahren zum Prüfen integrierter Schaltkreise |
| CH691237A5 (fr) * | 1997-07-15 | 2001-05-31 | Em Microelectronic Marin Sa | Photocapteur intégré. |
| JP3737343B2 (ja) | 1999-09-08 | 2006-01-18 | シャープ株式会社 | 二次元画像検出器 |
| US6548826B2 (en) * | 2000-04-25 | 2003-04-15 | Andreas A. Fenner | Apparatus for wafer-level burn-in and testing of integrated circuits |
| US6627917B1 (en) | 2000-04-25 | 2003-09-30 | Medtronic, Inc. | Method and apparatus for wafer-level burn-in |
| US20060103378A1 (en) * | 2004-11-12 | 2006-05-18 | Nader Pakdaman | Apparatus and method for dynamic diagnostic testing of integrated circuits |
| US9791346B1 (en) * | 2016-04-20 | 2017-10-17 | Stmicroelectronics Sa | Semiconductor device and wafer with reference circuit and related methods |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3488636A (en) * | 1966-08-22 | 1970-01-06 | Fairchild Camera Instr Co | Optically programmable read only memory |
| GB1239018A (ja) * | 1968-05-24 | 1971-07-14 | ||
| US3801910A (en) * | 1972-07-03 | 1974-04-02 | Ibm | Externally accessing mechanical difficult to access circuit nodes using photo-responsive conductors in integrated circuits |
| US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
| US4297653A (en) * | 1979-04-30 | 1981-10-27 | Xerox Corporation | Hybrid semiconductor laser/detectors |
| FR2464564A1 (fr) * | 1979-08-28 | 1981-03-06 | Rca Corp | Batterie solaire au silicium amorphe |
| DE3110140A1 (de) * | 1981-03-16 | 1982-09-23 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung und verfahren fuer eine rasche interne logikpruefung an integrierten schaltungen |
| US4443652A (en) * | 1982-11-09 | 1984-04-17 | Energy Conversion Devices, Inc. | Electrically interconnected large area photovoltaic cells and method of producing said cells |
-
1985
- 1985-07-05 GB GB08517087A patent/GB2177254B/en not_active Expired
-
1986
- 1986-06-28 EP EP86108820A patent/EP0208977A1/en not_active Withdrawn
- 1986-06-30 US US06/880,406 patent/US4768073A/en not_active Expired - Lifetime
- 1986-07-04 JP JP61156390A patent/JPS6213046A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019017122A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体ウェハ |
| WO2019017120A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体製造方法及びウェハ検査方法 |
| WO2019017121A1 (ja) * | 2017-07-18 | 2019-01-24 | 浜松ホトニクス株式会社 | 半導体ウェハ |
| JP2019021778A (ja) * | 2017-07-18 | 2019-02-07 | 浜松ホトニクス株式会社 | 半導体製造方法及びウェハ検査方法 |
| JP2019021777A (ja) * | 2017-07-18 | 2019-02-07 | 浜松ホトニクス株式会社 | 半導体ウェハ |
| JP2019021776A (ja) * | 2017-07-18 | 2019-02-07 | 浜松ホトニクス株式会社 | 半導体ウェハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US4768073A (en) | 1988-08-30 |
| EP0208977A1 (en) | 1987-01-21 |
| GB2177254B (en) | 1988-09-01 |
| GB8517087D0 (en) | 1985-08-14 |
| GB2177254A (en) | 1987-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6213046A (ja) | 集積回路試験 | |
| Ota et al. | High-speed, burst-mode, packet-capable optical receiver and instantaneous clock recovery for optical bus operation | |
| Csutak et al. | High-speed monolithically integrated silicon optical receiver fabricated in 130-nm CMOS technology | |
| JPH0328912A (ja) | 光学的クロツク装置 | |
| GB2488515A (en) | A test system | |
| EP0354308B1 (en) | Integrated terahertz electromagnetic wave system | |
| US10359588B2 (en) | Electronic/photonic chip integration and bonding | |
| Rein | Si and SiGe bipolar ICs for 10 to 40 Gb/s optical-fiber TDM links | |
| Mullrich et al. | High-gain transimpedance amplifier in InP-based HBT technology for the receiver in 40-Gb/s optical-fiber TDM links | |
| Lee et al. | Monolithic GaAs photoreceiver for high-speed signal processing applications | |
| JPH06132516A (ja) | 半導体装置およびクロック信号供給装置 | |
| Ewen et al. | GaAs fiber-optic modules for optical data processing networks | |
| Keeler et al. | Skew and jitter removal using short optical pulses for optical interconnection | |
| Beling et al. | High power 1550 nm twin-photodetector modules with 45 GHz bandwidth based on InP | |
| Wedding et al. | 2.24-Gbit/s 151-km optical transmission system using high-speed integrated silicon circuits | |
| Jackson et al. | Packaging for a 1 Gb/s OEIC fiber-optic data link | |
| Walton et al. | A 1GBit/s Optical/Electrical Input Monolithic GaAs Transmitter IC | |
| Lee et al. | Scaleable CMOS current-mode preamplifier design for an optical receiver | |
| Wieland et al. | Optical receivers in ECL for 1GHz parallel links | |
| Tang et al. | A 3.125-Gbit/s Parallel Optical Receiver in 0.13-$\mu {\hbox {m}} $ CMOS With Direct Crosstalk Power Penalty Measurement Capability | |
| JPH01110743A (ja) | 集積回路の試験装置 | |
| DE10234703A1 (de) | Optisches Liefern von Daten an eine integrierte Schaltung | |
| Shen et al. | Demonstration of optical ATM header decoding by spectroholographic filtering | |
| Dutta et al. | Optoelectronic integrated receiver | |
| Agarwal et al. | Wavelength division multiplexed optical interconnects using femtosecond optical pulses |