JPS62130440A - キヤツシユサブシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主記憶装置と外部記憶装置との間にキャッシュ
メモリを有するキャッシュサブシステムに関する。

〔従来の技術〕

キャッシュサブシステムは、外部記憶装置の一部のデー
タをキャッシュに一時的にコピーし、目的のデータをそ
のキャッシュメモリから得られる様に制御することによ
って、レスポンスタイムやスルーブツトの向上を図るも
のである。従ってキャッシュメモリには、外部記憶装置
より高速な記憶手段が必要とされ、例えば、外部記憶装
置は磁気ディスク装置や磁気テープ装置であって、キャ
ッシュメモリとしてはＭＯＳメモリ素子を用いるのが一
般的である。高速な記憶手段はコストが高いため、キャ
ッシュメモリは一般に外部記憶装置に比べ容量が小さい
。そのため、効果が期待できる一部分のデータのみを格
納するように制御するため、外部記憶のどの部分のデー
タブロックをキャッシュ上に格納するかを管理する必要
があるにれは、例えばキャッシュメモリを制御する装置
がデータブロックのアドレス情報を記憶するメモリテー
ブルを作成し、データブロックのロード方法と、追い出
し方法を管理することにより実現される。

ここで、キャッシュメモリ上に格納するデータブロック
の選択方式は、その是非が直接キャッシュサブシステム
の性能に影響するため、いくつかのアルゴリズムが提案
されている。

最も一般的な方法は、リースト　リーセントリュースド
（Ｌｅａｓｔ　Ｒｅｃｅｎｔｒｙ　Ｕｓｅｄ　：　Ｌ　
ＲＵ）方式と呼ばれているアルゴリズムである。この方
式では、最近使われたデータブロックが今後使われる可
能性が高いという考え方に基づき、目的とするデータブ
ロックがキャッシュメモリ上に存在しなかった場合には
、そのデータブロックをキャッシュメモリ上にロードす
る代わりに、それまでに最も使われていないデータブロ
ックを追い出す方式である。この方式は、中央処理装置
等でも用いられている方式である。このＬＲＵ方式の場
合、高速応答性の要求等から特定のデータブロックを常
にキャッシュメモリ上に格納しようとしても、そのデー
タブロックへのアクセス間隔が長い場合には、そのデー
タブロックが追い出されてしまう危険性があるという問
題がある。

この問題を解決する代表的な方式として以下の様な方式
が提案されている。

第１は、外部記憶装置の特定の範囲のデータ（以下エク
ステントと呼ぶ）を指定して、そのエクステント全てを
キャッシュメモリ上に格納し、指示があるまでそのデー
タブロックを追い出さない管理方式である。この方式は
、ｒＩＢＭ３８８０−１３型磁気デイスク制御装置解説
書」などに記述されている。この方式は、指定したエク
ステントが必ずキャッシュメモリ上に存在しているため
、そのデータにアクセスがあった場合には、高速レスポ
ンスタイムが確実に保証されるため、上記の問題を解決
していると言える。

第２は、上記ＬＲＵアルゴリズムにおいて、データブロ
ックにあらかじめ優先順位を付与しておき、この優先順
位に従って追い出すデータブロックを選択する方式であ
る。例えばデータブロックＡに優先順位１を、データブ
ロックＢ、Ｃ，Ｄに優先順位２をつけたとすると、たと
えＡが最も使われない状態にあったとしても、優先順位
の低いＢ、Ｃ，Ｄが先に追い出す。この方式により、優
先順位の高いデータブロックは事実上、キャッシュメモ
リに常駐することができる。また、キャッシュメモリ容
量を越える大きなファイルを、常駐の対象としようとし
た場合でも、（１）アクセスのあったデータブロックの
みをキャッシュメモリに格納するため、キャッシュメモ
リの使用効率が良いこと、（２）キャッシュメモリが常
駐しようとするデータブロック（優先順位の高いデータ
ブロック）で一杯になった場合には、それらのデータブ
ロックの間でＬＲＵアルゴリズムが働きデータブロック
の入れ換えを自動的に行うため、チューニングは比較的
容易である、などの利点を有している。この方式は例え
ば特開昭６０−５９４５１号公報などにより知られてい
る。

〔発明が解決しよとする問題点〕

前述の第１の方式によると、（１）キャッシュメモリ上
に常駐したいエクステントがキャッシュメモリ容量より
大きかった場合、その全てをキャッシュ上に格納できな
いこと、（２）常駐させようとするエクステントを明確
に認識する必要があり、チューニングが難しく、ソフト
ウェアやシステム管理者の負担が大きいという問題があ
る。

前述の第２の方式は第１の方式で指摘した上記の問題点
を解決しているといえる。しかし、この方式では、初め
てアクセスされたデータブロックは、キャッシュメモリ
上に存在しないため、最初のアクセスにおける応答性能
は改善されないという問題点がある。従って、この方式
は、高速レスポンスタイムが要求される場合、同一デー
タブロックに何回もアクセスがあるようなファイルに適
用しないと、応答性能の改善効果が半減する。

このように、従来のキャッシュサブシステムでは、高速
応答性能を要求され、かつ対象となるファイルの容量が
キャッシュメモリ容量を上回るような場合、使いづらく
、または、応答性能の改善効果が半減するという問題が
あった。特に、定型の処理を行う計算機システムにおけ
る、データベースのインデックスやファイルのバックア
ップ処理、−日の集計処理の様な特定のバッチジョブが
走行する環境などのように、特に高速応答性能が要求さ
れるデータブロックは毎回大きく変化しないが、そのア
ドレスの範囲が曖昧にしか限定できず、かつ対象とする
ファイルの大きさがキャッシュメモリ容量を上回るよう
な場合には、従来方式では充分な効果が期待できないと
いう問題が懸念されている。

本発明の目的は、上述のような高速応答性能を要求され
、かつ対象となるファイルの容量がキャッシュメモリ容
量を上回るような場合に対しても、安定した高速応答性
が保証されるキャッシュサブシステムを提供することに
ある。

〔問題点を解決するための手段〕

本発明は装置電源停止後も保持内容を保存する不揮発性
の記憶手段を設け、この記憶手段に保持しているアドレ
ス情報をキャッシュメモリのアドレステーブルに転送し
、転送したアドレス情報が示すデータを外部記憶装置か
らキャッシュメモリに格納するよう構成する。

（作　用〕 不揮発性の記憶手段に保持するアドレス情報として、指
定された時点の上記テーブルの内容、あるいは任意に設
定されたアドレス情報を保持しておくことにより、記憶
手段が保持するアドレス情報をテーブルに転送して必要
なデータを外部記憶装置からキャッシュメモリ上に格納
する。

〔実施例〕

第１図は本発明の一実施例の構成図である。１はキャッ
シュサブシステムである。１にはアドレス情報テーブル
検索部１０、アドレス情報記憶部１１、マイクロコント
ローラ部１２、キャッシュメモリアクセス部１３、アド
レス情報外部入出力制御部１４、外部記憶インタフェー
ス部１５が含まれている。なお、第１図では本発明に直
接関係しないキャッシュサブシステムの構成要求に関し
ては記述を省略しである。また、２はアドレス情報外部
入出力装置である。外部入出力装置２は例えば１本体系
装置でも良いし、サブシステム専用のインタフェースを
持った入出力手段でも良く、その実現形態は問わない。

アドレス情報外部入出力装置２は、キャッシュサブシス
テム１内のアドレス情報外部入出力制御部１４に接続さ
れ、アドレス情報をアドレス情報記憶部１１との間で転
送可能になっている。３は外部記憶装置で、例えば磁気
ディスク装置や磁気テープ装置などが挙げられる。

キャッシュメモリアクセス部１３はキャッシュメモリ１
３０を有し、外部記憶装置３の一部のデータブロックを
写として保持する。アドレス情報テーブル検索部１ｏは
アドレス情報テーブル１００を有し、キャッシュメモリ
１３０に保持されているデータブロックのアドレス情報
を保持する。

目的とするデータブロックのアドレス情報がテーブル１
００にあると、外部記憶装置から読出すことなく、キャ
ッシュメモリ１３０から高速に得ることかできる。目的
とするデータブロックがテーブル１００に存在しないと
、外部記憶装置３から読出すと共にキャッシュメモリ１
３０にも格納しておき、そのアドレス情報をテーブル１
００に登録しておく。ポインタ制御テーブル１０Ｌはデ
ータブロックの入れ換えを制御する。

本発明の特徴は、アドレス情報記憶部１１およびアドレ
ス情報外部入出力制御部１４にある。アドレス情報記憶
部１１は、保存用アドレス情報テーブル１１０にアドレ
ス制御情報を保存するために不揮発性の記憶媒体で構成
されている。これらの記憶媒体としては、ＭＯＳメモリ
素子をバッテリーでバックアップしたものでも、小型の
磁気ディスク装置、フロッピィディスク装置でも良く。

その実現形態は問わない。保存用アドレス情報テーブル
１１０にはマイクロコントローラ部１２の制御のもとに
、アドレス情報テーブル検索部１０゜あるいはアドレス
情報外部入出力制御部１４を通して外部入出力装置２か
ら転送されてきたアドレス情報テーブルを記録すること
ができる。この操作は、任意な時点で上位装置からのコ
マンド等により簡単に行うことができる。記録の具体例
は第２図を用いて後述する。また、保存用アドレス情報
テーブル１１０からマイクロコントローラ部１２の制御
のもとに、アドレス情報テーブル検索部１０、あるいは
アドレス情報外部人出方制御部１４を通して外部入出力
装置２に対して保存していたアドレス情報テーブルを転
送することができる。

アドレス情報テーブル検索部１ｏにアドレス情報テーブ
ル記憶部１１からアドレス情報テーブルが転送された場
合には、マイクロコントローラ部１２の制御により、そ
のアドレス情報に基づき外部記憶袋＠３から該アドレス
情報に対応するデータブロックをロードし、同時にデー
タブロックの入れ換え順序を制御するポインタ制御テー
ブル１゜１の書き替えが行われる。

ここで、１０のアドレス情報テーブルの内容と１１の保
存用アドレステーブルの内容とを任意の時点で参照・更
新できることが本発明を特に特徴づける点である。この
参照・更新を行う契機としては、以下の時点が有効と考
えられる。第１は、システムの立ち上げ時である。この
中には、電源ＯＮ時やシステムダウン後の立ち上げ時も
含まれる。従来のキャッシュシステムでは、この様な場
合に、これからアクセスが予想されるデータブロックを
前もってロードする手段がなく、必要とするデータブロ
ックを直接外部記憶装置からロートせざるをえず、高速
性に欠けていた。本発明では、１０．１１のサポートと
マイクロコントローラの制御によって、アクセスが予想
されるデータブロックを前もってロードすることが可能
としたため、以後のアクセスの高速化が期待できる。特
にこの場合では他のサブシステムの立ち上げ等により、
見掛けのロード時間がほとんどなく、大きな効果が期待
できる。第２は特定のジョブの起動時である。この場合
、ジョブを開始した後は高速なレスポンスタイムがかな
りの確率で期待できる。最初のロードに要する時間は、
第１の場合に比べて高速化の効果は少ないが、ロードを
トラック単位にバースト転送し、シーク動作や回転待ち
にかかる時間を短縮することにより、従来技術の第２の
方式より、高速化が期待できる。

また、いずれの場合にも、実際の走行環境下でのアドレ
ス情報を記録することが可能なため、従来オペレータや
システム設計者が何回がのチューニング作業によって対
象を選定していた作業量を大幅に削減できるという効果
がある。

第２図は、マイクロコントローラ１２の制御のもとに、
任意の時点でアドレス情報テーブル１００の内容をアド
レス情報記憶部１１内の保存用アドレス情報テーブル１
１０に転送する方式の一例を示した図である。ここでは
、従来技術の第２の方式を基本として本発明を適用した
場合の例を示している。

ここで１ｏＯ１から１００３および１１０１がら１１０
３はアドレス情報テーブルに記録される制御情報の一例
を示したものであり、１００１は外部記憶装置のアドレ
ス（ＩＯＤアドレス）、１００２は例えばハツシュテー
ブル等を用いた場合のエントリ一番号、１００３はデー
タブロックの情報・で例えば、外部記憶装置上の物理的
なアドレス（ＣＣＨＨ）やそのデータブロックの優先順
位等が記載されている。１１０１はテーブル１１０がア
ドレス情報テーブル検索部１０にロードされる場合の制
御情報でロード契機等が示される。１１０２は外部記憶
装置のアドレス（ＩＯＤアドレス）やデータブロックの
優先順位等そのテーブルを特徴づける制御情報、１１０
３は１１０１から１１０２の条件を満足するデータブロ
ックの外部記憶装置上の物理的なアドレスなどが記録さ
れる。

ここで優先順位毎にテーブルが作成されているのは、こ
の保存用アドレス情報テーブルがアドレス情報テーブル
検索部１０にロードされる際に、マイクロコントローラ
がデータブロックの入れ換え順序を制御するポインタ制
御テーブル１０１の書き替えを容易に行えるようにする
ためである。

第２図に示す様に、任意の時点でマイクロコントローラ
１２の指示でアドレス情報テーブルの情報が読みだされ
かつ有効と考えられるデータブロックだけを選択して編
集されたアドレス情報テーブルが保存用アドレス情報テ
ーブル１１０に記録される。なおテーブル１１０は記憶
手段１１の容量が許すかぎり、複数個あっても差し支え
ない。

また、保存用アドレス情報テーブル１１０からアドレス
情報テーブル１００への転送も上記の動作を逆にたどる
形で実現される。ただし、この場合、アドレス情報テー
ブル１００の更新と同時に、データブロックの入れ換え
順序を制御するポインタ制御テーブル１０１の書き替え
およびアドレス情報に基づく外部記憶装置から該アドレ
スに対応するデータブロックのロードが行われる。これ
に関しては従来方式の第１の方式と全く同様な方式で実
現可能なため、本発明に直接関係しない。

これにより、特定のジョブ走行している環境下でキャッ
シュメモリ上に格納されているデータブロックのアドレ
ステーブルを任意な時点で保存用テーブル１１０へ記録
し、それ以降の任意な時点でテーブル１００へもどすこ
とにより、その情報を引き継ぐことが可能となる。また
、これにより、あらかじめそのジョブに適したアドレス
テーブルが予想可能な場合には、これを任意な時点で保
存用テーブル１１０へ設定し、これをテーブル１００へ
転送することにより、自動的にこれからアクセスされる
確率の高いデータブロックをキャッシュメモリ上に格納
することが可能となり、アクセスパターンがそのアドレ
ス情報と大きく変化しない場合には、安定した応答性能
が保証され、かつ大容量なファイルに対しても難しいチ
ューニング等をすることなしに適用が可能となる。

以上の様に、キャッシュサブシステムに対し、以前に経
験した様なアクセスパターンの引き継ぎを可能とし、ア
ドレス情報に関する簡単な学習機能を持たせることがで
きる。

〔発明の効果〕

以上の説明から明らかな様に、本発明によれば次の様な
利点が得られる。

（１）高速応答性能が要求されてかつあらかじめアクセ
スされるデータブロックが予想できるような定形型のサ
ービスに対して本発明を用いることにより、従来方式に
比べて、キャッシュ管理の対象となるデータの容量ｉこ
制限がなく、かつ安定した高速アクセス性能が実現でき
る。

（２）実際に上記定形型のサービスを実行している際の
アドレス制御情報を記録し、次回にその情報を基にあら
かじめアクセスが予想されるデータブロックをキャッシ
ュ上にロードするという、簡単な学習機能を該キャッシ
ュサブシステム自らの制御で実現することが可能であり
、街来方式に比ベオペレータやシステム設計者が難しい
チューニングをする必要がなく、操作性に優れている。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。 第２図はアドレス情報記録の具体例を示す図である。 １・・キャッシュサブシステム、　　２・・・アドレス
情報外部入出力装置、　３・・・外部記憶装置、１０・
・・アドレス情報テーブル検索部、１１・・・アドレス
情報記憶部、　　１２・・・マイクロコントローラ部、
　　１３・・・キャッシュメモリアクセス部、　　１４
・・・アドレス情報外部入出力制御部、　　１５・・外
部記憶インターフェース制御部、　　１００・・アドレ
ス情報テーブル、１０１・・・ポインタ制御テーブル、 １１０・・・保存用アドレス情報テーブル。 −・−： 第　　１　　図 １　　　　　　　　　　Ｊ 第２図

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置と外部憶装置との間に、上記外部憶装
   置の一部のデータブロックを写として保持するキャッシ
   ュメモリと、該キャッシュメモリに保持されているデー
   タブロックのアドレス情報を保持するテーブルを有し、
   要求するアドレスのデータが上記キャッシュメモリに存
   在すればキャッシュメモリより読出すキャッシュサブシ
   ステムにおいて、装置電源停止後も保持内容を保存する
   不揮発性の記憶手段を備え、該記憶手段に保持している
   アドレス情報を上記テーブルに転送し、転送したアドレ
   ス情報が示すデータを上記外部記憶装置から上記キャッ
   シュメモリに格納することを特徴とするキャッシュサブ
   システム。