JPS62130012A - Negative impedance circuit - Google Patents
Negative impedance circuitInfo
- Publication number
- JPS62130012A JPS62130012A JP27111085A JP27111085A JPS62130012A JP S62130012 A JPS62130012 A JP S62130012A JP 27111085 A JP27111085 A JP 27111085A JP 27111085 A JP27111085 A JP 27111085A JP S62130012 A JPS62130012 A JP S62130012A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- input terminal
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は入力端子より見たインピーダンスが負性な示
す負性インピーダンス回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a negative impedance circuit in which the impedance seen from an input terminal is negative.
「従来の技術」
従来、負性インピーダンス素子として例えばトンネルダ
イオードがある。トンネルダイオードは電流−電圧特性
において、電圧がある値以上になるとその値からある一
定区間は負性抵抗を示すものである。従来において電圧
ゼロから正、負側において連続的に負性インピーダンス
を示す回路は使用されていない。"Prior Art" Conventionally, there is a tunnel diode, for example, as a negative impedance element. In terms of current-voltage characteristics, a tunnel diode exhibits negative resistance in a certain range from a certain value when the voltage exceeds that value. Conventionally, a circuit that continuously exhibits negative impedance from zero voltage to the positive and negative sides has not been used.
この発明の目的は電圧ゼロから正側、負側において連続
的に負性インピーダンスを示す負性インピーダンス回路
を提供することにある。An object of the present invention is to provide a negative impedance circuit that continuously exhibits negative impedance from zero voltage to the positive side and the negative side.
「問題点を解決するための手段」
この発明によれば第１、第２カレントミラー回路が用い
られ、第１．第２カレントミラー回路の各電源端子はそ
れぞれ正電源、負電源に接続され。"Means for Solving the Problems" According to the present invention, first and second current mirror circuits are used, and the first and second current mirror circuits are used. Each power supply terminal of the second current mirror circuit is connected to a positive power supply and a negative power supply, respectively.
各入力端子は出力回路の第１．第２電流端子にそれぞれ
接続され、各出力端子はその出力回路の入力端子に接続
される。この出力回路はその入力端子に与えられた電ｊ
王とは＼′等しい電圧を７ｃの出力端子に出力し、かつ
その出力端子を流れる負荷電流だけ差をもつ第１、第２
電流が前記第１、第２電流端子に流れるものである。こ
の構成によれば入力端子より見たインピーダンスは負性
を示す。Each input terminal is the first terminal of the output circuit. each output terminal is connected to an input terminal of its output circuit. This output circuit receives the voltage j applied to its input terminal.
The first and second output terminals output equal voltages to the output terminals of 7c, and differ by the load current flowing through the output terminals.
A current flows through the first and second current terminals. According to this configuration, the impedance seen from the input terminal shows a negative value.
「実施例」
第１図はこの発明による負性インピーダンス回路の実施
例を示す。この負性インピーダンス回路は出力回路１１
とカレントミラー回路１２及び１３とよりなる。出力回
路１１は入力端子１０．出力端子１４．電流端子１５及
び１６をもち、入力端子１３に与えられた電ｊ王とほゞ
等しい電圧を出力端子１４に出力し、その出力端子に流
れる負荷電流Ｉ０だけ差をもつ第１．第２電流Ｉ、 、
Ｉ２が電流端子１５．１６にそれぞれ流れるものであ
る。第１図の例ではｎｐｎ ）ランジスタ１７及びｐｎ
ｐ トランジスタ１８をコンプリメンタリ接続したエミ
ッタホロワ出力回路により出力回路１１を構成した場合
であり、トランジスタ１７．１８の各ベースはそれぞれ
ダイオード２１．２２を通じて入力端子１０に接続され
、エミッタは互に接続されて出力端子１４に接続され、
コレクタはそれぞれ電流端子１５．１６に接続され、ま
たベースはそれぞれ抵抗器２３．２４を通じて正電源端
Ｔ−２５．負電源端子２６に接続される。ダイオード２
１，２２、抵抗器２３．２４はそれぞれトランジスタ１
７゜１８にベース電流を流すためのバイアス回路を構成
するものである。出力端子１４はインピーダンスＺ。′
１７）負荷２７を通じて接地される。Embodiment FIG. 1 shows an embodiment of a negative impedance circuit according to the present invention. This negative impedance circuit is the output circuit 11
and current mirror circuits 12 and 13. The output circuit 11 has an input terminal 10. Output terminal 14. The first . Second current I, ,
I2 flows through current terminals 15 and 16, respectively. In the example of FIG. 1, npn) transistor 17 and pn
This is a case in which the output circuit 11 is configured by an emitter follower output circuit in which p transistors 18 are connected in a complementary manner, and the bases of the transistors 17 and 18 are connected to the input terminal 10 through diodes 21 and 22, respectively, and the emitters are connected to each other for output. connected to terminal 14;
The collectors are respectively connected to current terminals 15.16 and the bases are connected through resistors 23.24, respectively, to positive supply terminals T-25. It is connected to the negative power supply terminal 26. diode 2
1, 22, and resistors 23 and 24 are transistor 1, respectively.
This constitutes a bias circuit for flowing a base current at 7°18. Output terminal 14 has impedance Z. ′
17) Grounded through load 27.
カレントミラー回路１２．１３の各電源端子２８゜２９
はそれぞれ正電源端）２５．負電源端子２６に接続され
、各入力端子３１．３２は出力回路１１の電流端子１５
．１６にそれぞれ接続され、各出力端子３３．３４は出
力回路】１の入力端モｌＯに接続される。Current mirror circuit 12.13 power supply terminals 28°29
are the positive power supply terminals respectively)25. Each input terminal 31.32 is connected to the negative power supply terminal 26, and each input terminal 31.32 is connected to the current terminal 15 of the output circuit 11.
．． 16, and each output terminal 33, 34 is connected to the input terminal 10 of the output circuit 1.
カレントミラー回路１２は例えば第２図（二示すように
ｐｎｐ）ランジスタ３５．３６の各エミッタが電源端′
Ｐ２８に接続され、ベースが互に接続され５コレクタが
それぞれ入力端子３１、出力端モ３２に接続され、かつ
各ベースが入力端子３１に接続されて構成される。トラ
ンジスタ３５を通じて入力端子３１に電流工、が流れる
と、出力端子３２にもトランジスタ３６を通じて同一電
流１１が流れる。カレントミラー回路１３も同様に構成
される。The current mirror circuit 12 includes, for example, each emitter of a pnp transistor 35 and 36 shown in FIG.
P28, the bases are connected to each other, the five collectors are connected to the input terminal 31 and the output terminal 32, respectively, and each base is connected to the input terminal 31. When a current 11 flows through the input terminal 31 through the transistor 35, the same current 11 also flows through the output terminal 32 through the transistor 36. Current mirror circuit 13 is similarly configured.
第１図の構成において、出力回路１１はエミッタホロワ
回路を構成しており、従って入力端子１０の入力端子Ｖ
ｉとほゞ等しい出力電圧Ｖ。が出力端子１４に出力され
る。トランジスタ１７．１８の各ベース電流は電流端子
１５．１６の電流Ｉ、 、 Ｉ２に比べ非常に小さいと
する。出力端子１４を流れる負荷電流Ｉ０は（１）式で
求まる。In the configuration shown in FIG. 1, the output circuit 11 constitutes an emitter follower circuit, and therefore the input terminal V of the input terminal 10
The output voltage V is approximately equal to i. is output to the output terminal 14. It is assumed that the base currents of the transistors 17, 18 are very small compared to the currents I, , I2 of the current terminals 15, 16. The load current I0 flowing through the output terminal 14 is determined by equation (1).
出力端子１４に流入する電流と流出する電流は等しいか
ら（２）式が成立する。Since the current flowing into the output terminal 14 and the current flowing out are equal, equation (2) holds true.
Ｉｏ＝１．−Ｉ２＝−（Ｉ２−１． ） （２）カ
レントミラー回路１２．１３の作用により出力端子３３
．３４にそれぞれ電流Ｉ、 、 Ｉ２が流れ。Io=1. -I2=-(I2-1.) (2) Output terminal 33 due to the action of current mirror circuit 12.13
．． Currents I, , and I2 flow through 34, respectively.
かつ入力端子１０に流入する電流と、流出する電流は等
しいから入力端子ｌＯを流れる電流Ｉ！は（３）′式と
なる。And since the current flowing into the input terminal 10 and the current flowing out are equal, the current flowing through the input terminal IO is I! becomes equation (3)′.
ｌ１＝Ｉ２−１．（３）
（２）式及び（３）式から−Ｉｉ ＝ Ｉｏとなり、こ
れと（１）式とから次式が成立する。l1=I2-1. (3) From equations (2) and (3), -Ii = Io, and from this and equation (1), the following equation holds true.
つまり入力端子ＩＯより見たインピーダンスＺは負特性
となる。第１図に示した回路は等価的に第３図に示すよ
うに負荷２７が負性インピーダンスを示す回路３７とな
る。In other words, the impedance Z seen from the input terminal IO has a negative characteristic. The circuit shown in FIG. 1 equivalently becomes a circuit 37 in which the load 27 exhibits negative impedance, as shown in FIG.
出力回路１１を第４図に示すようにｐチャネルＦＥＴ３
８．ｎチャネルＦ Ｅ Ｔ ３９ ＋二よりコン７゜リ
メンタリ接続のソースホロワ出力回路として構成しても
よい。あるいは第５図に示すように演算増幅器４１を用
いて電圧ホロワ回路としてもよい。The output circuit 11 is a p-channel FET 3 as shown in FIG.
8. It may be constructed as an n-channel FET39 + two-way concrementally connected source follower output circuit. Alternatively, as shown in FIG. 5, an operational amplifier 41 may be used as a voltage follower circuit.
つまり演算増幅器４１の正電源端子を電流端子１５、負
電源端子を電流端Ｔ−１６とし、出力端モな反転入力端
子に接続し、非反転入力端子を入力端子１．０に接続す
る。演算増幅器４１は負帰還接続されてあり、その利得
が十分大であるから反転入力端子と非反転入力端子との
電圧差がゼロとなり、オフセット電圧がゼロならＶｉ”
Ｖｏが成立ら、入力インピーダンスが十分高いためｌ１
＝Ｉ２− Ｉ、が成立ら、第１図の場合ど同様に動作す
る。That is, the positive power supply terminal of the operational amplifier 41 is the current terminal 15, the negative power supply terminal is the current terminal T-16, the output terminal is connected to the inverting input terminal, and the non-inverting input terminal is connected to the input terminal 1.0. The operational amplifier 41 is connected with negative feedback, and its gain is sufficiently large so that the voltage difference between the inverting input terminal and the non-inverting input terminal becomes zero, and if the offset voltage is zero, Vi''
If Vo holds true, the input impedance is sufficiently high, so l1
=I2-I, the operation is similar to that in FIG. 1.
「応用例」
次に前述したこの発明の負性インピーダンス回路を利用
する場合について説明する。"Application Example" Next, a case will be described in which the above-described negative impedance circuit of the present invention is used.
演算増幅器を用いた反転形増幅器において、従来は利得
を変更すると周波数特性が変化し、しかもその周波数特
性のコーナ周波数ｆ。は開ループ利得がゼロになる周波
数（単位利得周波数） ｆｔより可成り低いものであっ
た。しかしこの発明の負性インピーダンス回路を用いれ
ばｆＣ＝ｆｔとすることもできる。Conventionally, in an inverting amplifier using an operational amplifier, when the gain is changed, the frequency characteristic changes, and moreover, the corner frequency f of the frequency characteristic changes. was considerably lower than the frequency (unit gain frequency) ft at which the open loop gain becomes zero. However, if the negative impedance circuit of the present invention is used, it is also possible to set fC=ft.
第６図はこの発明の負性インピーダンス回路を一部に用
いた反転形増幅器を示す。演算増幅器４３の反転入力端
子はインピーダンス素子４４を通じて入力端′ｆ−４５
に接続されると共に、この発明による負性インピーダン
ス回路３７を通じて接地され、更にインピーダンス素子
４６を通じて出力端子４７に接続され、非反転入力端子
は接地され。FIG. 6 shows an inverting amplifier partially using the negative impedance circuit of the present invention. The inverting input terminal of the operational amplifier 43 is connected to the input terminal 'f-45 through the impedance element 44.
and is grounded through the negative impedance circuit 37 according to the present invention, further connected to the output terminal 47 through the impedance element 46, and the non-inverting input terminal is grounded.
出力端子は出力端子４７に接続される。The output terminal is connected to output terminal 47.
いまインピーダンス素子４４．４６の各インピーダンス
抵抗ｆｉｔ！ Ｒｔ 、Ｒ２とし、負性インピーダンス
回路３７は負性抵抗−ＲＳとし、演算増幅器４３の利得
を八〇とする。更に
Ａｏ（ｓ）＝−ノ土−とすると、第６因の増幅器の伝ｌ
＋ジτ０
連関数Ｆ （Ｓ）は（４）式となる。Now each impedance resistance of impedance elements 44 and 46 fit! Rt and R2, the negative impedance circuit 37 is a negative resistance -RS, and the gain of the operational amplifier 43 is 80. Furthermore, if Ao(s) = -no soil-, then the amplifier characteristic of the sixth factor is
+diτ0 Continuous function F (S) is expressed as equation (4).
Ｒ２Ｒ２Ｒ２
ここでＫ・−一′ 島＝１＋■−可 ２″・Ｒｔ
（５）式は第７図に示すボード線図となる。ｆｔ、＝−
□であり、この特性のコーナ周波数ｆｃはｆｔ／に２で
ある。R2R2R2 Here, K・−1′ Island=1+■−possible 2″・Rt Equation (5) becomes the Bode diagram shown in FIG. 7.ft,=−
□, and the corner frequency fc of this characteristic is ft/2.
す、（５）式はｆ。無限大の周波数特性になる。実際に
は演算増幅器４３はｆｔ以上の周波数で位相回転が大き
くなり、ｆｔ以上で使用することは困難である。So, equation (5) is f. This results in infinite frequency characteristics. In reality, the phase rotation of the operational amplifier 43 becomes large at frequencies higher than ft, and it is difficult to use the operational amplifier 43 at frequencies higher than ft.
従来においてはｆ。＝ｆｔとすることしまできなかった
が、第６図の構成ではに２＝１、つまりＲＳ＝ Ｒ。Conventionally, f. = ft, but in the configuration shown in Figure 6, 2 = 1, that is, RS = R.
とすることによりｆ。＝＝ｆｔとすることができる。By doing so, f. ==ft.
第８図に示すようにスイッチ４８により抵抗器４４ａ＃
４４ｂ１４４Ｃを入力端子４５及び演算増幅器４３の反
転入力端子間に切替え接続し、スイッチ４９により負性
インピーダンス回路３７ａ。As shown in FIG. 8, the switch 48 connects the resistor 44a#.
44b144C is switched between the input terminal 45 and the inverting input terminal of the operational amplifier 43, and the switch 49 connects the negative impedance circuit 37a.
３７ｂ、３７Ｃを演算増幅器４３の反転入力端子と接地
との間に切替え接続し、抵抗器４４ａ。37b and 37C are switched and connected between the inverting input terminal of the operational amplifier 43 and ground, and the resistor 44a.
４４ｂ、４４Ｃの各抵抗値をＲｉｔ ’ｒ Ｒｉ□ｒＲ
１Ｂと３７Ｃの各インピーダンスを−Ｒ１ｌ ’ −Ｒ
Ｉ２ ｐ−Ｒｉｇとし、スイッチ４８．４９は絶対値が
等しいものが常に接続されるようにする。このように−
「ればスイッチ４８．４９を切替えることに′よりこの
増１隔器の利得をかえることができ、しかもに２＝１と
なり、周波数特性が変化しないものが得られる。Each resistance value of 44b and 44C is Rit 'r Ri□rR
Each impedance of 1B and 37C is -R1l' -R
I2 p-Rig, and switches 48 and 49 with the same absolute value are always connected. Like this-
If so, the gain of this amplifier can be changed by changing the switches 48 and 49, and 2=1, so that the frequency characteristics do not change.
デジタル信号をアナログ信号に変換するＤＡ変換器にお
いては電流全入力し電圧を出力する電流−電圧変９器が
用いられることが多い。この電流７’５＋圧変換器は第
９図に示すように電流源５１が演算増幅器５２の反転入
力端子に接続され、演算増幅器５２の反転入力端子と出
力端子との間に抵抗器５３が接続され、非反転入力端子
は接地されろっ″電流源５１は電流■。の電流源と抵抗
「。とコンデンサＣ６とが並列接続されたものとなり、
つまり出力容１４′Ｃ０が存在する。回路を安定にする
ため抵抗器５３と並列にコンデンサ５４を接続し、抵抗
器５３の抵抗Ｒ［、コンデンサ５４の容量Ｃ（をＣｏｒ
ｏ＝ Ｃ（Ｒ（となるようにしていた。このため抵抗器
５３．コンデンサ５４の時定数により演ｉ；１１増幅器
５２の周波数特性を七分に利用することができなかった
。In a DA converter that converts a digital signal into an analog signal, a current-voltage converter that inputs all current and outputs voltage is often used. In this current 7'5+ pressure converter, as shown in FIG. 9, a current source 51 is connected to the inverting input terminal of an operational amplifier 52, and a resistor 53 is connected between the inverting input terminal and the output terminal of the operational amplifier 52. and the non-inverting input terminal is grounded.The current source 51 is a current source of current ■., the resistor and the capacitor C6 are connected in parallel,
In other words, an output capacitor 14'C0 exists. To stabilize the circuit, a capacitor 54 is connected in parallel with the resistor 53, and the resistance R of the resistor 53 and the capacitance C of the capacitor 54 are
o=C(R(). Therefore, due to the time constants of the resistor 53 and capacitor 54, it was not possible to fully utilize the frequency characteristics of the amplifier 52.
そこでこの発明の負性インピーダンス回路３７を演算増
１陥器５２の反転入力端子と接地との間に接続し、この
負性インピーダンス回路３７を負性容ＦＪ Ｃｓとす
る。この負性容量−Ｃ５が電流源５１の出力容量Ｃ８と
並列に接続され、出力容量は見掛けよＣ６−Ｃ５と小さ
くなる。Ｃ３−ｃｏにすれば出力容量はゼロになる。こ
のようにして演算増幅器５２の周波数特性を十分利用す
ることができ、例えは高速のＤＡ変換器を得ることがで
きる。Therefore, the negative impedance circuit 37 of the present invention is connected between the inverting input terminal of the operational amplifier 52 and the ground, and this negative impedance circuit 37 is used as a negative capacitor FJ Cs. This negative capacitance -C5 is connected in parallel with the output capacitance C8 of the current source 51, and the output capacitance becomes apparently small as C6-C5. If C3-co is used, the output capacitance will be zero. In this way, the frequency characteristics of the operational amplifier 52 can be fully utilized, and for example, a high-speed DA converter can be obtained.
「発明の効果」
以上述べたようにこの発明によれば″重圧ゼロから連続
した負性インピーダンスを得ることができ。"Effects of the Invention" As stated above, according to this invention, it is possible to obtain continuous negative impedance from zero pressure.
各種分野に利用することができる。It can be used in various fields.
第１図はこの発明による負性インピーダンス回路の一例
を示す回路図、第２図はカレントミラー回路１２の一例
を示す接続図、第３図は第１図の等価回路図、第４図及
び第５図はそれぞれこの発明の池の例を示す回路図、第
６図はこの発明回路を一部に用いた反転形増幅器を示す
回路図、第７図は第６図の増幅器の周波数特性図、第８
図はこの発明の回路を一部に用いた可変利得増幅器を示
す回路図、第９図はこの発明の回路を一部に用いた電流
−電圧変換器を示す回路図である。
１１：出力回路、１２．１３：カレントミラー回路、１
０：入力端子、１４：出力端子、１５゜１６：電流端モ
、２８１２９ ：カレントミラー回路の電源喘子、３１
．３２：カレントミラー回路の入力端子、３３．３４：
カレントミラー回路の出力端子。
特許出願人 株式会社 アトパンテスト代 理
人 草 野 卓矛 ３ 図
■；
＞ ４ 図
＋Ｖ
手続補正書
（自発）
１、事件の表示 特願昭６０−２７１１１０２、発
明の名称 負性インピーダンス回路３、補正をする者
事件との関係 特許出願人株式会社 アトハン
チスト
４、代 理 人 東京都新宿区新宿四丁目２番２１
号相模ビル （置 ０３−３５０−６４５６）「入力
端子１０」に訂正する。
（２）同房６頁１１行および１２行「ｐチャネル」を［
ｎチャネルｊに、「ｎチャネル」を「ｐチャネル」にそ
れぞれ訂正する。
（３）同書７頁１３行「ゼロ」を「１」に訂正する。
（４）第１図を添付図に訂正する。
以 上FIG. 1 is a circuit diagram showing an example of a negative impedance circuit according to the present invention, FIG. 2 is a connection diagram showing an example of the current mirror circuit 12, FIG. 3 is an equivalent circuit diagram of FIG. 1, and FIGS. 5 is a circuit diagram showing an example of the pond of this invention, FIG. 6 is a circuit diagram showing an inverting amplifier partially using the circuit of this invention, and FIG. 7 is a frequency characteristic diagram of the amplifier of FIG. 6. 8th
FIG. 9 is a circuit diagram showing a variable gain amplifier using the circuit of the present invention as a part, and FIG. 9 is a circuit diagram showing a current-voltage converter using the circuit of the invention as a part. 11: Output circuit, 12.13: Current mirror circuit, 1
0: Input terminal, 14: Output terminal, 15° 16: Current end terminal, 28129: Current mirror circuit power supply switch, 31
．． 32: Input terminal of current mirror circuit, 33.34:
Output terminal of current mirror circuit. Patent applicant: Atopantest Co., Ltd. Agent
Person Takuya Kusano 3 Figure ■; > 4 Figure + V Procedural amendment (spontaneous) 1. Indication of the case Japanese Patent Application No. 60-2711102, Title of the invention Negative impedance circuit 3, Person making the amendment Relationship to the case Patent application Person Co., Ltd. Atohan Chist 4, Agent Person 2-21 Shinjuku 4-chome, Shinjuku-ku, Tokyo
No. Sagami Building (03-350-6456) Corrected to "Input Terminal 10". (2) On page 6, lines 11 and 12 of “p channel”
For n channel j, "n channel" is corrected to "p channel". (3) Correct "zero" to "1" on page 7, line 13 of the same book. (4) Figure 1 is corrected to the attached figure. that's all
Claims (1)
ー回路と、 負電源に電源端子が接続される第２カレントミラー回路
と、 入力端子に与えられた電圧とほゞ等しい電圧を出力端子
に出力し、その出力端子を流れる負荷電流だけ差をもつ
第１、第２電流がそれぞれ流れる第１、第２電流端子を
もち、これら第１、第２電流端子に上記第１、第２カレ
ントミラー回路の入力端子がそれぞれ接続され、上記第
１、第２カレントミラー回路の出力端子が上記入力端子
に接続された出力回路とよりなり、 上記入力端子より見たインピーダンスが負性を示す負性
インピーダンス回路。(1) A first current mirror circuit whose power supply terminal is connected to the positive power supply, a second current mirror circuit whose power supply terminal is connected to the negative power supply, and an output terminal that outputs a voltage approximately equal to the voltage applied to the input terminal. It has first and second current terminals through which first and second currents, which differ by the load current flowing through the output terminals, flow respectively, and the first and second currents flow into these first and second current terminals. The input terminals of the mirror circuits are connected to each other, the output terminals of the first and second current mirror circuits are connected to the input terminals, and the impedance seen from the input terminals is negative. impedance circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27111085A JPS62130012A (en) | 1985-12-02 | 1985-12-02 | Negative impedance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27111085A JPS62130012A (en) | 1985-12-02 | 1985-12-02 | Negative impedance circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62130012A true JPS62130012A (en) | 1987-06-12 |
Family
ID=17495475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27111085A Pending JPS62130012A (en) | 1985-12-02 | 1985-12-02 | Negative impedance circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62130012A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2457113A (en) * | 2008-01-31 | 2009-08-05 | Yong Khim Swee | CMOS negative resistance circuits |
| JP2010147988A (en) * | 2008-12-22 | 2010-07-01 | Toshiba Corp | Amplifier circuit and radio receiver |
| US20120075021A1 (en) * | 2010-09-29 | 2012-03-29 | Hitachi, Ltd | Wideband low noise sensor amplifier circuit |
| JP2016531535A (en) * | 2013-09-24 | 2016-10-06 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Interlock circuit for protecting the electrical system |
| EP3683963A1 (en) * | 2019-01-21 | 2020-07-22 | STMicroelectronics Srl | A negative impedance circuit and corresponding device |
-
1985
- 1985-12-02 JP JP27111085A patent/JPS62130012A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2457113A (en) * | 2008-01-31 | 2009-08-05 | Yong Khim Swee | CMOS negative resistance circuits |
| JP2010147988A (en) * | 2008-12-22 | 2010-07-01 | Toshiba Corp | Amplifier circuit and radio receiver |
| US20120075021A1 (en) * | 2010-09-29 | 2012-03-29 | Hitachi, Ltd | Wideband low noise sensor amplifier circuit |
| CN102437823A (en) * | 2010-09-29 | 2012-05-02 | 株式会社日立制作所 | Wideband low noise sensor amplifier circuit |
| US8451063B2 (en) * | 2010-09-29 | 2013-05-28 | Hitachi, Ltd. | Wideband low noise sensor amplifier circuit |
| CN102437823B (en) * | 2010-09-29 | 2015-05-13 | 株式会社日立制作所 | Wideband low noise sensor amplifier circuit |
| JP2016531535A (en) * | 2013-09-24 | 2016-10-06 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Interlock circuit for protecting the electrical system |
| EP3683963A1 (en) * | 2019-01-21 | 2020-07-22 | STMicroelectronics Srl | A negative impedance circuit and corresponding device |
| US11484910B2 (en) | 2019-01-21 | 2022-11-01 | Stmicroelectronics S.R.L. | Negative impedance circuit and corresponding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (en) | Differential amplifier circuit | |
| US4675594A (en) | Voltage-to-current converter | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US4379268A (en) | Differential amplifier circuit | |
| JPH0775289B2 (en) | Transconductance amplifier circuit | |
| US3383612A (en) | Integrated circuit biasing arrangements | |
| US6456142B1 (en) | Circuit having dual feedback multipliers | |
| US4780690A (en) | Filter arrangement having a transconductance circuit | |
| JPS62130012A (en) | Negative impedance circuit | |
| US6664842B1 (en) | FET active load and current source | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US3851270A (en) | Transistorized operational amplifier | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5446414A (en) | Simple high speed precision transconductance amplifier circuits | |
| US4682059A (en) | Comparator input stage for interface with signal current | |
| JPS6411166B2 (en) | ||
| JP3080488B2 (en) | Differential amplifier | |
| US6570427B2 (en) | Variable transconductance amplifier | |
| JPS6144409B2 (en) | ||
| JPH0339928Y2 (en) | ||
| JP3507530B2 (en) | Logarithmic conversion circuit | |
| US5914639A (en) | Amplifier with common base input stage | |
| JP3367875B2 (en) | Logarithmic conversion circuit and transconductor using the same | |
| JPH0462608B2 (en) | ||
| JP2000114929A (en) | Impedance circuit and phase shifter |