JPS62125739A - Communication control system - Google Patents

Communication control system

Info

Publication number
JPS62125739A
JPS62125739A JP60264758A JP26475885A JPS62125739A JP S62125739 A JPS62125739 A JP S62125739A JP 60264758 A JP60264758 A JP 60264758A JP 26475885 A JP26475885 A JP 26475885A JP S62125739 A JPS62125739 A JP S62125739A
Authority
JP
Japan
Prior art keywords
communication control
header
input
matrix
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60264758A
Other languages
Japanese (ja)
Inventor
Osamu Ebina
修 海老名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60264758A priority Critical patent/JPS62125739A/en
Publication of JPS62125739A publication Critical patent/JPS62125739A/en
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To realize a communication control procedure with high reliability and high performance by providing a block exclusive for input decision, comparing a pattern possible for taken by an input with an actual input and outputting an identifier of an input pattern. CONSTITUTION:Inputted data is stored in an input data storage section 302. A communication control information part (header) of the data is inputted also to a comparison section 304 by the control of an operation execution and entire control section 301. The comparison section 304 uses the header part and a 'header identifier header pattern mask pattern conversion table' 305 to decide an identifier corresponding to the header part of the inputted data. It is a row coordinate inputted to a communication control matrix 303. On the other hand, a column coordinate is stored in a 'state register' 306. When the row and column coordinates are decided, the matrix 303 outputs an identifier of an 'operation' subroutine to be executed and gives it to an entire control section 301, which controls the entire system and executes the 'operation' subroutine.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は通信制御手順の実現方式に係り、特に高度かつ
複雑な手順の検証と実現のためのマトリクス方式の、高
性能化に好適な通信制御方式に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for realizing communication control procedures, and in particular, communication control suitable for high performance in a matrix method for verifying and realizing advanced and complicated procedures. Regarding the method.

〔発明の背景〕[Background of the invention]

プロトコルの記述と検証に関しては、公知例1「データ
通信ハンドブック:7.3プロトコルの記述法と検証方
法J (電子通信学会、1984年)が示すように状態
遷移マトリクスが用いられてきた。
Regarding the description and verification of protocols, state transition matrices have been used as shown in the known example 1 "Data Communication Handbook: 7.3 Protocol Description and Verification Method J" (IEICE, 1984).

ところがこれを実現する際には、公知例2「6.プロト
コルの記述形式とコンフオーマンス」 (水野忠則、情
報処理■○L、26.No。
However, when realizing this, it is necessary to refer to Publicly known example 2 "6. Protocol description format and conformance" (Tadanori Mizuno, Information Processing ■○L, 26. No.

4 1985年4月)中の図−6か示すように、プロト
コルをフローチャート形式で記述してソフトウェアによ
り実現していた。
4 (April 1985), the protocol was written in a flowchart format and realized using software.

この場合、マトリクスの検証とは独立にフローのチェッ
クが必要となり高信頼性化を妨げる原因となっていた。
In this case, it is necessary to check the flow independently of the matrix verification, which hinders high reliability.

また、プロトコルの一部に改変が生じた場合、フロー全
体の見直しが必要となる問題があった。
Additionally, there is a problem in that if a part of the protocol is modified, the entire flow needs to be reviewed.

マトリクスを直接実行する方式も一部にはあるが、入力
の判定(マトリクスの行方向の座標決定)をソフトウェ
アで逐次行うため、高性能が期待できなかった。
Although there are some methods that directly execute the matrix, high performance cannot be expected because the input judgment (determination of the coordinates in the row direction of the matrix) is performed sequentially using software.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、通信制御手順を高信頼かつ高性能に実
現する手段を提供することにある。
An object of the present invention is to provide means for realizing communication control procedures with high reliability and high performance.

〔発明の概要〕[Summary of the invention]

マトリクス方式は通信制御手順の検証と実現が直結する
という利点があるが、入力の判別のオーバヘッドが大き
いという間層があった。
The matrix method has the advantage of directly linking the verification and implementation of communication control procedures, but it has the disadvantage that the overhead of input discrimination is large.

本発明は、入力判定専用のブロックを設け、入力のとり
得るパターンと、実際の入力を比較し、入カバターンの
識別子を結果として出力するようにしたものである。
The present invention provides a block dedicated to input determination, compares possible input patterns with actual input, and outputs the input pattern identifier as a result.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第1図〜第7図により説明す
る。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 7.

第1図は、ノードA(101)とノードB(102)の
間における簡単な通信制御手順の例を示す。
FIG. 1 shows an example of a simple communication control procedure between node A (101) and node B (102).

第2図は第1図の手順のうち、102側の動作を通信制
御マトリクスで表わしたものである。
FIG. 2 shows the operation on the 102 side of the procedure shown in FIG. 1 using a communication control matrix.

第3図は本発明の一実施例のブロック図を示す。FIG. 3 shows a block diagram of one embodiment of the invention.

本実施例の装置は全体を制御部301.によって制御さ
れている。入力されたデータは、入力データ蓄積部30
2に格納される。このうち通信制御情報部(以下、「ヘ
ッダ」と呼ぶ。第5図(a)参照)は301の制御によ
り、比較部304へも入力される。比較部304は、こ
のヘッダ部と、「ヘッダ識別子→ヘッダパターン・マス
クパターン変換テーブル」305を用いて、入力された
データのヘッダ部の対応する識別子を決定する。これが
通信制御マトリクス303へ入力する行座標となる。一
方、列座標は「状態レジスタ」306に格納されている
The entire apparatus of this embodiment is controlled by a control section 301. controlled by. The input data is stored in the input data storage section 30
2. Of these, the communication control information section (hereinafter referred to as "header"; see FIG. 5(a)) is also input to the comparison section 304 under the control of 301. The comparison unit 304 uses this header section and the "header identifier→header pattern/mask pattern conversion table" 305 to determine the corresponding identifier of the header section of the input data. This becomes the row coordinate input to the communication control matrix 303. On the other hand, the column coordinates are stored in the “status register” 306.

行座標、列座標が決定すると303は実行すべき「動作
」サブルーチンの識別子を出力し、全体制御部301に
渡す。301は全体の制御とともに、「動作」サブルー
チンの実行も行い、入力データの加工、応答(±R5P
)返信。
Once the row and column coordinates are determined, a step 303 outputs the identifier of the "action" subroutine to be executed and passes it to the overall control unit 301. In addition to overall control, 301 also executes the "operation" subroutine, processes input data, responds (±R5P
)reply.

「状態」の遷移と、「状態」レジスタ306の書き替え
も行う。
The “state” transition and the “state” register 306 are also rewritten.

第4図は第3図304(r比較部」)の詳細である。FIG. 4 shows details of FIG. 3 304 (r comparison section").

比較部は、制御部401、入力ヘッダレジスタ4o2.
ヘッダパターンレジスタ403、マスクパターンレジス
タ4041行座標カウンタ405、比較用ゲート群41
0 (EXNOR411、○R412の組の集合と、A
ND413)よりなる。
The comparison section includes a control section 401, an input header register 4o2.
Header pattern register 403, mask pattern register 4041 row coordinate counter 405, comparison gate group 41
0 (the set of EXNOR411, ○R412, and A
ND413).

402には入力データ蓄積部302から抽出したヘッダ
部が格納されている。
402 stores the header section extracted from the input data storage section 302.

403.404には405が示す行座標に応じたヘッダ
及びマスクのパターンが格納される。
403 and 404 store header and mask patterns corresponding to the row coordinates indicated by 405.

マスパターンを使用するのは、通信制御マトリクスでは
入力ヘッダに第2図に示すようなd。
The communication control matrix uses a mass pattern d as shown in FIG. 2 in the input header.

n’t、care(*で示した)の部分が多いためであ
る・don’t  careの部分をマトリクスし、チ
ェックを省略することで、マトリクスの行数(入力ヘッ
ダの取り得るパターンの種類)を大幅に減らすことがで
きる。
This is because there are many "n't, care" parts (indicated by *). By matrixing the "don't care" parts and omitting the check, the number of rows in the matrix (types of patterns that the input header can have) can be reduced. can be significantly reduced.

入力ヘッダが数バイト以上に及ぶような高度な通信手順
ではこの手法は必須である。
This method is essential for advanced communication procedures where the input header spans several bytes or more.

don’t  careの部分は、通信手順を階層化し
て各階層ごとにマトリクスを作成する場合に数多く現わ
れる。
Many "don't care" parts appear when communication procedures are layered and a matrix is created for each layer.

401(7)ゲート群は、411他のEXNORゲート
により、402と4.03の一致をピント対応にチェッ
クし、412他のORゲート群と404のマスクパター
ンによりチェック不要なdon、’tcareのビット
を除く。チェックを要する全ビットが一致すればAND
ゲート413の出力が1になる6 比較制御部401はこの一致結果が得られるまで、行座
標カウンタの値を更新する。
401 (7) gate group checks the match between 402 and 4.03 by focusing with 411 and other EXNOR gates, and checks unnecessary don and 'tcare bits by using 412 and other OR gate groups and 404 mask pattern. except for. If all bits that require checking match, AND
The output of the gate 413 becomes 1.6 The comparison control unit 401 updates the value of the row coordinate counter until this matching result is obtained.

一致結果が得られると401は行座標カウンタの値を比
較結果(入力データに対応するマトリクスの行座標)と
して、通信制御マトリクスに入力する。
When a matching result is obtained, step 401 inputs the value of the row coordinate counter to the communication control matrix as a comparison result (row coordinate of the matrix corresponding to the input data).

第5図は各データ、テーブルの形式を示す。FIG. 5 shows the format of each data and table.

(a)は入力データの形式である。入力データは通信制
御情報部(ヘッダ部511)と、データ本体(512)
よりなる。
(a) is the format of input data. The input data includes the communication control information section (header section 511) and the data body (512).
It becomes more.

(b)はヘッダ識別子→ヘッダ/マスクパターン変換テ
ーブルである。521がヘッダパターン、522がマス
クパターンを得るためのテーブルである。
(b) is a header identifier→header/mask pattern conversion table. 521 is a header pattern, and 522 is a table for obtaining a mask pattern.

ハードウェアでの実現を容易にするため、各テーブルの
項目アドレスは、行座標と一致させるか、加算・乗算等
の演算で容易に算出できるようにすることが望ましい。
In order to facilitate implementation in hardware, it is desirable that the item addresses of each table match the row coordinates or be easily calculated by operations such as addition and multiplication.

(C)はマスクパターンの例である。Oのビット位置が
don’t  careを示す0第6図は第3図301
(全体制御、「動作」実行部)の動作を示すフローチャ
ートである。
(C) is an example of a mask pattern. The bit position of O indicates don't care. 0 Figure 6 is Figure 3 301
(Overall control, "operation" execution section) is a flowchart showing the operation.

データが302デ一タ蓄積部に入力される(601)と
Data is input to the data storage section 302 (601).

ヘッダ部を抽出してレジスタに402に格納しく602
)、 比較部304へ比較開始指示を出す。
Extract the header part and store it in the register 402 602
), issues a comparison start instruction to the comparison unit 304.

比較終了を待ち、(604No) 終了すれば(604Yes) 比較部の出力する「動作」サブルーチン識別子を受は取
り (605)、 この識別子が示す所定の動作(入力データの加工、応答
(±RSP)返信、「状態」の遷移と「状態」レジスタ
の書き替え等)行う。(6第7図は、第4図401(比
較制御部)の動作を示すフローチャートである。
It waits for the comparison to end (604 No), and when it has finished (604 Yes), it receives the "action" subroutine identifier output from the comparison section (605), and executes the predetermined action (input data processing, response (±RSP)) indicated by this identifier. (reply, “state” transition, rewriting the “state” register, etc.). (6) FIG. 7 is a flowchart showing the operation of FIG. 4 401 (comparison control section).

比較部は全体制御301より比較開始指示を受けて動作
を開始する。(701) まず行座標カウンタをリセットし、(702)その示す
値により、ヘッダ/マスクパターンテーブル305より
、レジスタ403/404に比較パターンをロードする
。(703)このパターンが入力を一致したかどうかを
ANDゲート413の出力により検知して、一致しなけ
れば(704No)行座標カウンタを更新して(705
)、703に戻り、次の比較を行う。
The comparison unit starts its operation upon receiving a comparison start instruction from the overall control 301. (701) First, the row coordinate counter is reset, and (702) a comparison pattern is loaded from the header/mask pattern table 305 into the registers 403/404 according to the value indicated. (703) Detect whether this pattern matches the input by the output of the AND gate 413, and if it does not match (704 No), update the row coordinate counter (705
), returns to 703 and performs the next comparison.

一致すれば(704Yes)行座標カウンタ値を301
に出力しく706)、比較終了を通知する(707)。
If they match (704Yes), set the row coordinate counter value to 301.
706) and notifies the end of the comparison (707).

本実施例によれば、通信制御の手順を検証するためのマ
トリクスをそのまま実現の際にも適用できるので高信頼
が期待でき、マトリクス方式の問題点であった、入力の
判別をハードウェアで高速に行え、入力判別部のハード
ウェアは手順を意識せず、ビットレベルでのヘッダ全体
の比較のみを行うので、種々の手順に対応でき。
According to this embodiment, high reliability can be expected because the matrix for verifying communication control procedures can be applied as is when implementing it, and input discrimination, which was a problem with the matrix method, can be performed quickly by hardware. The hardware of the input discriminator is not aware of the procedure and only compares the entire header at the bit level, so it can handle a variety of procedures.

マスクパターンを使用することで、通信制御マトリクス
の規模を小さくできる、という効果がある。
The use of mask patterns has the effect of reducing the size of the communication control matrix.

〔発明の効果〕 本発明によれば、通信制御の手順を検証するためのマト
リクスを、そのまま実現の際にも適用でき、入力の判別
を高速で行なえるので、通信制御手順の実現を高信頼か
つ高性能で行える効果がある。
[Effects of the Invention] According to the present invention, a matrix for verifying communication control procedures can be applied as is to implementation, and input can be determined at high speed, making it possible to realize communication control procedures with high reliability. It also has the effect of being able to perform with high performance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図本発明の一実施例の通信制御手順信号の説明図、
第2図通信制御マトリクスの例の表示図、第3図本発明
の実施例の全体ブロック図、第4図比較部のブロック図
、第5同各部のデータ形式、テーブル形式の説明図、第
6図全体制御部の動作を示すフローチャート、第7図比
較制御部の動作を示すフローチャートである。 301・・・全体の制御部、303・・・通信制御マト
リクス、304・・・ヘッダ比較部、305・・・ヘッ
ダ/マスクテーブル、306・・「状態」レジスタ。 躬 1閃 躬 汀 オ無礫−一  〔づ、状既へへ遵薯 躬 3 口 第4[11 第 5η t、−e、”r  へ、、、 9讃別各−ヘ・/γマス
クツぞター>teチーアノしマスクするヒツト    
   マスクtうヒ゛−Iト第 6 口 第 ′70
FIG. 1 is an explanatory diagram of communication control procedure signals according to an embodiment of the present invention;
Figure 2 is a display diagram of an example of a communication control matrix; Figure 3 is an overall block diagram of an embodiment of the present invention; Figure 4 is a block diagram of a comparing section; FIG. 7 is a flowchart showing the operation of the overall control section, and FIG. 7 is a flowchart showing the operation of the comparison control section. 301... Overall control unit, 303... Communication control matrix, 304... Header comparison unit, 305... Header/mask table, 306... "Status" register. 1. 1. 3. 4. 11. 5. t, -e, "r,... A person who wears a mask
Mask T-Heart No. 6 '70

Claims (1)

【特許請求の範囲】[Claims] 1、定められた通信制御手順によって他と通信する装置
において、通信制御の手順を、入力されたデータの通信
制御情報部を表側に、それ以前の入力の履歴によって定
まる「状態」を表頭に配置したマトリクスで表現し、入
力されたデータに対応するマトリクスの行方向の座標を
決定する部分と、以前の入力の履歴から定まる「状態」
を記憶し、マトリクスの列方向の座標を示す部分とを設
け、入力データごとにマトリクス内の欄の座標を決定し
、その欄が示す動作を実行することを特徴とする通信制
御方式。
1. In a device that communicates with others according to a defined communication control procedure, the communication control procedure is shown with the communication control information part of the input data on the front side, and the "state" determined by the history of previous inputs on the front side. The part that is expressed by the arranged matrix and determines the coordinates in the row direction of the matrix corresponding to the input data, and the "state" determined from the history of previous inputs.
A communication control method characterized by storing a column and a part indicating coordinates in a column direction of a matrix, determining the coordinates of a column in the matrix for each input data, and executing the operation indicated by the column.
JP60264758A 1985-11-27 1985-11-27 Communication control system Pending JPS62125739A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60264758A JPS62125739A (en) 1985-11-27 1985-11-27 Communication control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60264758A JPS62125739A (en) 1985-11-27 1985-11-27 Communication control system

Publications (1)

Publication Number Publication Date
JPS62125739A true JPS62125739A (en) 1987-06-08

Family

ID=17407773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60264758A Pending JPS62125739A (en) 1985-11-27 1985-11-27 Communication control system

Country Status (1)

Country Link
JP (1) JPS62125739A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233634A (en) * 1988-03-15 1989-09-19 Hitachi Ltd Program controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233634A (en) * 1988-03-15 1989-09-19 Hitachi Ltd Program controller

Similar Documents

Publication Publication Date Title
CA1113189A (en) Apparatus for reducing the instruction execution time in a computer employing indirect addressing of a data memory
JPS62125739A (en) Communication control system
JPS6388636A (en) Microcomputer
JPS63142431A (en) Pipeline control system
JPS58129658A (en) Controller for microprogram
JPS61141001A (en) Structure diagnosis system of process control system
JPH01243136A (en) Logic simulation system
JPS58214930A (en) Data processor
JPS60163134A (en) Virtual computer system
JPS6299849A (en) Data converting device
JPH08328852A (en) Programmable controller and register initializing method therefor
JPS62202550A (en) Testing equipment for memory ic with redundant circuit
JPH04167044A (en) Command processing system
JPH07120167B2 (en) Processing method and processing device for sequence control
JPS59188702A (en) Programmable controller
JPH03204744A (en) Address converting mechanism
JPH01191946A (en) Logic inspection system
JPH0227436A (en) Process control system for operating system
JPS61241836A (en) Storage device
JPH02100142A (en) Saving and restoring system for arbitrary register
JPS6358540A (en) Register/reference system for file buffer
JPH06100965B2 (en) Micro program controller
JPS63123133A (en) Error processing system
JPH0398163A (en) Vector data processor
JPS5857699A (en) Access controlling system of memory loop