JPS62123764A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体技術さらには半導体装置における容
量およびダイオードの形成に適用して有効な技術に関し
、例えばバイポーラ型スタティックＲＡＭにおけるメモ
リセルの形成に利用して有効な技術に関する。

［背景技術］ 従来、バイポーラ型メモリのメモリセルの構成としては
、第６図に示すようなエミッタ結合形メモリセルが一般
的であった。これに対し、第６図に示すセル内のダイオ
ードｄ１．ｄ２と並行にコンデンサｃｉ＋　ｃ、を接続
することにより、読出し速度の高速化を図るとともにメ
モリセルの動作余裕度を向上させて耐α線強度を高くす
るようにしたメモリセル（第５図参照）が提案されてい
る（特開昭５３−４３４８５号）。

上記出願の実施例には、ダイオードｄ□ｌ　ｄ２をショ
ットキバリアダイオードで形成し、かつこれと並行に接
続されるコンデンサをショットキバリアダイオードの寄
生容量で形成したものが示されている。しかしながら、
このショットキバリアダイオードの寄生容量を利用して
並列なコンデンサを形成する方法にあっては、コンデン
サとして比較的大きな容量が必要であるため、ショット
キバリアダイオードの占有面積が大きくなる。その結果
、バイポーラメモリの高集積化が難しいという欠点があ
った。

そこで、エミッタ結合形メモリセルにおけるショットキ
バリアダイオードと並行に接続されるコンデンサとして
、遷移金属の酸化物を誘電体として用いたものを利用す
ることにより、メモリセルの占有面積を低減できるよう
にした発明が提案されている（特開昭５９−１４９０４
７号）。

しかしながら、この発明に示されている実施例では、第
７図に示すように同一の半導体領域１０の片側の表面に
陽極電極２５を接触させて、ショットキバリアダイオー
ドを形成する。そして、残る反対側の半導体領域１ｏの
表面には遷移金属酸化物−からなる絶縁膜１７を形成し
、その上に上記陽極電極２５を延設させることによって
コンデンサを形成している。このような同一半導体領域
１０上にショットキバリアダイオードとコンデンサを形
成する方法にあっては、所望の順方向電圧ＶＦを有する
ショットキバリアダイオードを形成するために、不純物
濃度を低くしてやる必要がある。

しかし、半導体領域１０の濃度を下げると、コンデンサ
の部分ではコンデンサと直列に抵抗が入ることになるた
め、読出し速度が遅くなってしまう。

一方、半導体領域１０の不純物濃度を高くして、コンデ
ンサと直列に入る抵抗成分の抵抗値を下げるようにする
と、ショットキバリアダイオードの側では所望の順方向
電圧が得られなくなるという不都合がある。

［発明の目的コ この発明の目的は、互いに並列に接続されたダイオード
とコンデンサを有するメモリセルにおける読出し速度の
高速化および動作余裕の向上を図ることにある。

この発明の他の目的は、互いに並列に接続されたダイオ
ードとコンデンサを有する半導体装置の高集積化を図る
ことにある。

この発明の他の目的は、互いに並列に接続されたダイオ
ードとコンデンサを有する半導体装置の耐熱性を向上さ
せることにある。

この発明の他の目的は、互いに並列に接続されたダイオ
ードとコンデンサを有する半導体装置のプロセスの簡略
化を図ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、°比較的深い分離領域で囲まれた高濃度埋込
層の上の半導体領域内に、互いに比較的浅い分離領域で
分離された濃度の低い半導体領域と濃度の高い半導体領
域を設け、このうち高濃度の半導体領域の表面にはタン
タルオキサイド（Ｔａ２０、）のような誘電率の高い遷
移金属酸化物からなる絶縁膜を介して高融点金属層を形
成してコンデンサとする。また、上記低濃度の半導体領
域の表面にはバリア高さφＢの小さな三元系金属からな
る電極層を形成して、ショットキバリアダイオードとす
る。これによって、別個の半導体領域にそれぞれコンデ
ンサとダイオードを形成する場合に比べて占有面積を少
なくして高集積化を図るとともに、同一濃度の半導体領
域の上に同一構造（もしくは材料）の電極を有するコン
デンサとダイオードを形成した場合に比べて、コンデン
サの周波数特性およびダイオードの順方向電圧特性等を
大幅に改善しＣ、メモリセルの読出し速度の高速化と動
作余裕度の向上を図るとともに、ショットキバリアダイ
オードの電極として二元系金属を用いた場合のように上
方のアルミニウム配線層との間にバリア電極層を入れる
必要をなくして、プロセスを簡略化できるようにするも
のである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明をエミッタ結合形メモリセルにおい
て負荷抵抗と並行に接続されるショットキバリアダイオ
ードおよびコンデンサの形成に適用した場合の一実施例
が示されている。

Ｐ型車結晶シリコンのような半導体基板１の上には、周
囲をトレンチアイソレーション領域のような分離領域９
で囲まれた高濃度のＮ＋型埋込層２が形成されている。

、Ｎ＋型埋込層２上には、低濃度のＮ型半導体領域１１
と高濃度のＮ＋型半導体領域１２がそれぞれ形成され、
Ｎ型半導体領域１１とＮ＋型半導体領域１２との間には
、Ｎ型埋込層２に接するような深さにされた浅いトレン
チアイソレーション領域９が形成され、両生導体領域１
．１．１２間を分離している。

半導体基板１の表面上に形成された酸化シリコン膜４に
は開口部４ａが、また、その上の絶縁膜１３と１４には
、開口部１５が上記高濃度Ｎ＋型半導体領域１２に対応
した位置にそれぞれ形成されている。この開口部１５の
内側からその周縁にかけては、タンタルオキサイド（Ｔ
ａｚｏｓ）のような遷移金属酸化物からなる誘電率の高
い絶縁膜１７が形成されている。そして、この絶縁膜１
７の上には、タングステンやモリブデンのような高融点
金属もしくはそれらのシリコン化合物（ＷＳｉ、Ｍｏ５
ｉ）等からなる電極層１８が形成され、これによって、
電極層１８とＮ＋型半導体領域１２との間に、単位面積
当りの静電容量の大きなコンデンサが構成されている。

一方、Ｎ＋型埋込層２上の低濃度Ｎ型半導体領域１１表
面の絶縁膜１３．１４にはコンタクトホール２０が形成
され、このコンタクトホール２０の内側の半導体領域１
１の表面には、ＰｔＡ１□Ｓｉのようなシリコンに対す
るバリア高さφＢの小さな三元系金属からなる電極層２
１とアルミニウム層２４が設けられている。この電極層
２１は、例えば半導体領域１１の表面に先ず白金シリサ
イド（Ｐｔ、Ｓｉ）層を形成した後、アルミニウム層２
４を蒸着してからシンタリング（４００℃程度の温度で
熱処理）を施すことによって、アルミニウムと白金シリ
サイドとを反応させて形成することができる。

すなわち、この実施例では、上記コンデンサの側の電極
層１８の上（電極層１８の外側では絶縁膜１４の上）に
、ＰＳＧ　（リン・シリケート・ガラス）膜のような絶
縁膜１９が形成され、この絶縁膜１９に上記電極ＷＪ２
１に対応して開口部２０が形成される。そして、上記Ｐ
ＳＧ膜１膜上９上ルミニウム層２４が形成され、開口部
２０内にて上記コンデンサのショットキバリアダイオー
ドの極層２１との接続が行われるようになっている。

上記実施例においては、トレンチアイソレーション領域
９で囲まれたＮ＋型埋込層２の上に、電極構造の異なる
コンデンサとショットキバリアダイオードが形成されて
いる。そのため、コンデンサとショットキバリアダイオ
ードをそれぞれ別個の位置に形成する場合に比べて、分
離領域の分だけ高集積化が可能となる。

また、上記実施例では、コンデンサが形成される半導体
領域１２の不純物濃度が、ダイオードが形成される半導
体領域１１の不純物濃度よりも高くされている。従って
、ダイオードの部分では半導体領域１１を低濃度に抑え
ることにより所望の順方向電圧ＶＦを得ることができる
。しかも、コンデンサの部分では半導体領域１２の濃度
を高くすることにより、コンデンサと直列に接続される
抵抗の値を小さくすることができる。これによって、コ
ンデンサの高周波特性が良好になる。

さらに、Ｎ＋型半導体領域１２を形成するためにはＮ型
不純物をドープしてからＮ＋型埋込層２に達するように
深く熱拡散させる必要があるが、そのときコンデンサが
形成される半導体領域１２とダイオードが形成される半
導体領域１１との間にトレンチアイソレーション領域９
がないと、横方向にも拡散するので、コンデンサ側のＮ
　”型半導体領域１２とダイオードの電極層との接触を
防止するには、予めＮ＋型埋込層２上の半導体領域の面
積を大きくしておかなければならない。これとともに、
Ｎ型不純物の打込みマスクと、Ｎ型半導体領域１１の開
口部を形成するマスクとの合せ余裕も持たせておかなけ
ればならない。従って。

コンデンサ形成領域およびダイオード形成領域の占有面
積がかなり大きくなる。

これに対し、上記実施例では、Ｎ型半導体領域１１とＮ
＋型半導体領域１２との間が浅いトレンチアイソレーシ
ョン領域９で分離されているため、横方向への不純物の
拡散を考える必要がない。

そのため、Ｎ１半導体領域１２の面積を小さくすること
ができるとともに、Ｎ型不純物打込みマスクの合せ余裕
を考慮する必要もない。これによって、Ｎ４型埋込層２
およびその上の半導体領域の面積すなわちダイオードお
よびコンデンサの占有面積が大幅に低減され、高集積化
が可能となる。

さらに、上記実施例では、ショットキバリアダイオード
の電極層２１として三元系の金属を用いるため、その上
にアルミニウム電極を直接形成することができる。その
ため、電極ｆｆ１２１の上にバリア電極層を形成する工
程が不要になってプロセスが簡略化される。

すなわち、従来はショットキバリアダイオードが形成さ
れる半導体領域（１１）の表面に白金シリサイド（Ｐｔ
Ｓｉ）やパラジウムシリサイド（Ｐｄ、Ｓｉ）のような
メタルシリサイド層を形成してφＢを下げようとする場
合には、後から形成されるアルミニウム電極との間で共
晶反応を起こしてφＢがＯになってしまう現象を防止す
るため、メタルシリサイド層とアルミニウム層との間に
チタンタングステンのようなバリア電極層を入れてやっ
ていた。しかるに１発明者らは、ＰｔＡ１２Ｓｉのよう
な三元系の金属を用いてダイオードの電極層を形成して
やれば、バリア電極が不要であり、しかも０．７２ｅＶ
のようなφＢが得られることを知得し、これに基づいて
上記実施例のような電極構造を得た。

なお、上記実施例では三元系金属としてＰｔＡ１２Ｓｉ
を挙げているが、それ以外にもバリア電極を不要とする
三元系金属を用いることができる。

また、ＰｔＡ１２Ｓｉのような金属にざらに銅（Ｃｕ）
を含ませたものでショットキバリアダイオードの電極層
を形成することも可能である。

次に、上記のような構造のダイオードおよびコンデンサ
を、第５図に示すようなエミッタ結合形メモリセルに適
用した場合のメモリセルのレイアウトの一例について第
２図を用いて説明する。

第２図に示すようなレイアウトに従って配設されたメモ
リセルを複数個互いに隣接する上下のメモリセルと突き
合わせるような形で密接して配設することにより、ワー
ド線方向に沿ったメモリ行が構成される。また、このよ
うなメモリ行が左右方向に複数行配設されることにより
、マトリックス状のメモリアレイが構成される。

第２図において、符号ＳＢＤ□、ＳＢＤ、で示されてい
るのは、ショットキバリアダイオードｄ　ｌ　ｌｄ２の
形成領域で、このショットキバリアダイオード形成領域
５ＢＤ１，５ＢＤ２に隣接して抵抗ｒ２１ｒ工の形成領
域Ｒ２，Ｒ１が各々設けられている。

この実施例ではダイオード形成領域ＳＢＤ、（ＳＢ　Ｄ
２）の上方に形成された一層目のアルミニウム層２４が
、抵抗形成領域Ｒ２（Ｒ１）の上方にも延設されコンタ
クトホールＣ０ＮＴ□、Ｃ０ＮＴ２にて半導体表面のＰ
−型拡散層３４（第４図参照）に接触されている。これ
によって、ショットキバリアダイオードｄ工（ｄ２）の
アノード側端子および抵抗ｒ、　（ｒｉ）の一方の端子
と接続が行われる。

ダイオード形成領域５ＢＤ４，５ＢＤ２と抵抗形成領域
Ｒ，，Ｒ工に連続して、略コの字状をなすトランジスタ
ｑ□、ｑ２の形成領域Ｑ□、Ｑ２が設けられている。こ
のトランジスタ形成領域Ｑ、、Ｑ、の上記抵抗形成領域
Ｒ２，Ｒ工との隣接部分にはエミッタ領域Ｅ工□、Ｅ２
．が形成され、エミッタ領域Ｅｉｔ＋Ｅｚｔの上にはポ
リシリコン層ＰＳ１１．ＰＳ２゜がそれぞれ形成されて
いる。

トランジスタ形成領域Ｑ、、Ｑ２の他端には、それぞれ
コレクタ引出し領域ＣＮ□、ＣＮ２が設けられている。

そして、このコレクタ引出し領域ＣＮ□、ＣＮ２に隣接
する反対側のトランジスタの形成領域Ｑ２．Ｑ工内にベ
ース・コンタクト六Ｂ２．　Ｂ１がそれぞれ設けられて
いる。上記コレクタ引出し領域ＣＮ□、ＣＮ２は、特に
制限されないが、ポリシリコン層ＰＳ４２．ｐｓ、□を
介してベース・コンタクト六Ｂ２．Ｂ、の上に形成され
たベース引出し電極Ａ１□２＋ＡＩＬ２に接続されてい
る。これによって、トランジスタｑ１と９２のベース・
コレクタ間の交差結合が行われる。上記ベース引出し電
極Ａ１□２．Ａ１□２は、一層目のアルミニウム層によ
って形成される。

さらに、上記コレクタ引出し領域ＣＮ工（ＣＮ　２とベ
ース・コンタクト六Ｂよ（Ｂ２）との間には、第２のエ
ミッタ領域Ｅ工２（Ｅ２□）が設けられている。このエ
ミッタ領域Ｅ１２．Ｅ２□の上には、ポリシリコン層Ｐ
Ｓ□、、ＰＳ２．がそれぞれ形成されている。ポリシリ
コン層ＰＳ１３とｐｓ２．は、一層目のアルミニウム層
Ａ１□、によって互いに接続されている。

ダイオード形成領域ＳＢＤ、（ＳＢＤ２）を挟んで、抵
抗形成領域Ｒ２（Ｒ，）と反対側には、エミッタ領域Ｅ
４、（Ｅ２□）と隣接して、コンデンサ形成領域Ｈｉ　
ＣＬ　（Ｈｉ　Ｃ２）が設けられている。このコンデン
サ形成領域Ｈｉ　Ｃ１（Ｈｉ　Ｃ２）を覆うように形成
されたコンデンサの電極層１８は、セル外側すなわちダ
イオード形成領域ＳＢＤ工（ＳＢ　Ｄ、）の側方へ向か
って延設されている。そして、抵抗形成領域Ｒ２（Ｒ，
）およびダイオード形成領域ＳＢＤ工（Ｓ　Ｂ　Ｂ２）
を覆うように形成された上記アルミニウム層２４が、コ
ンデンサ形成領域Ｈｉ　Ｃ１（Ｈｉ　Ｃｚ）の側に延設
され、上記電極層１８と重なり合うようにされており、
開口部１９ａにて互いに接続されている。

また、上記コンデンサ形成領域Ｈｉ　Ｃ１（Ｈ１Ｃ２）
′およびこれと隣接するエミッタ領域Ｅ１□（Ｂ２１）
の上方に、一層目のアルミニウム層からなるデータ！Ｄ
　（Ｄ）が配設され、ポリシリコン層ｐ　Ｓ−０（Ｐ　
５２１）に接触されている。

さらに、上記のようなレイアウトに従って形成されたメ
モリセルの上方に、データ線り、Ｄと直交するように、
二層目のアルミニウム層からなるワード線Ｗとスタンバ
イ電流が流されるスタンバイ線ＳＴとが、互いに並行し
て配設される。

上記ワード線Ｗには、スルーホールＴＨ工にてショット
キバリアダイオードｄ□（ｄ２）のアノード端子として
のアルミニウム層Ａ１１ｌ−（Ａｌ□１）が接続される
。なお、アルミニウムＡ１２□は、隣接するメモリセル
内のショットキバリアダイオードｄ工のアルミニウム層
Ａ１□１と一体に形成されることにより、ワード線Ｗに
接続される。

一方、スタンバイ線ＳＴにはスルーホールＴＨ２にて、
第２エミッタＥ１□、Ｅ２□の共通接続用アルミニウム
層Ａ１３が接触され、エミッタＥ１□またはＥ２□の一
方にスタンバイ電流が流れる。

さらに、上記のようなメモリセルの周縁および対称的な
素子の境界にＮ＋埋込層を貫通するような深いトレンチ
・アイソレーション領ｆ４Ｔ−ＩＳＯが形成されて、素
子間分離が行われているとともに、ダイオード形成領域
ＳＢＤ、（ＳＢＤ２）とコンデンサ形成領域Ｈｉ　Ｃ１
（Ｈｉ、　Ｃ，）との境界に、前記実施例で示した浅い
トレンチアイソレーション領域ｑ工（第２図のハツチン
グの入っている箇所）が形成されている。すなわち、第
５図において鎖線Ｆ１．　Ｆ、で囲まれている素子が、
それぞれトレンチアイソレーション領域Ｔ−ＩＳＯによ
って囲まれてお互いに分離されている。なお、第１図は
第２図におけるＩ−Ｉ線に沿った断面を示す。

上記実施例においては、第３図に断面構造を示すように
コンデンサの電極層１８をＮ＋型半導体領域１２（コン
デンサ形成領域ＨｉＣ）の外側に延設させ、かつ電極層
１８の上にＰＳＧＳ上膜を被着し、上記電極延設部に対
応して開口部１９ａを形成してダイオード側から延設さ
れたアルミニウム層２４と接触させである。そのため、
コンデンサの電極層１８を構成する高融点金属が、その
上に蒸着されたアルミニウム層２４と反応しても。

接触がコンデンサの外側で行われているので反応がＮ＋
型半導体領域１２の表面まで達することがない。しかも
、Ｎ＋が半導体領域１２の表面の電極層１８の上方はＰ
ＳＧ膜１９で被覆されている。

従って、半導体領域１２の上方にて電極層１８とアルミ
ニウム層２４との接触を図るようにした場合に比べて大
幅にコンデンサ部分の耐熱性が向上される。

さらに、上記実施例では、コンデンサとなるＮ１型半導
体領域１２の上方のＰＳＧ膜１膜上９上データ線Ｄ　（
Ｄ）となるアルミニウム配線層が形成されている。その
ため、上記のごとくコンデンサの電極層１８を外側に延
設させてアルミニウム層２４との接触を図るようにして
も何らセル面積が増大されることがなく、むしろセル面
積を低減することができる。

つまり、従来のショットキバリアダイオードを有するエ
ミッタ結合形のメモリセルでは、一般にデータ線り、Ｄ
下に素子の形成されていない比較的大きな未形成領域が
生じていた。これに対し、上記実施例では、データ線下
に積極的にコンデンサを形成し、アルミニウム層との接
触は外側で行うようにしているそのため、余分な未形成
領域がほとんど生じなくなって、その分だけセル面積が
低減され、高集積化が可能となる。

第４図には、第２図におけるＩＶ−ＩＶ線に沿った断面
が示されている。

同図において、３１は第５図に示すメモリセルのトラン
ジスタワ工（もしくはｑｚ）のベース領域となるＰ＋型
半導体領域、３２ａ、３２ｂはトランジスタワ工（ｑ２
）のエミッタ領域となるＮ＋型半導体領域、そして３３
はトランジスタｑｘ　（ｑｚ）のコレクタ引き上げ口と
なるＮ＋型半導体領域である。

特に制限されないが、この実施例では、エミッタ領域３
２ａ直下と３２ｂ直下のベース厚を変えることにより、
各々のｈＦＥ（直流電流増幅率）が最適になるようにさ
れている。

また、ショットキバリアダイオードｄ□（もしくはｄ２
）を構成するＮ型半導体領域１１は、トランジスタｑ□
（ｑ２）のコレクタ領域となるＮ＋型埋込層２の上に形
成され、このＮ型半導体領域１１とベース領域３１との
間には、負荷抵抗ｒ２（もしくはｒ□）となる浅いＰ−
型半導体領域３４が形成されている。半導体領域１１と
３４との間には、トレンチアイソレージ３ン領域９が設
けられている。このトレンチアイソレーション領域９は
、第２図に示すように、途中で深いトレンチアイソレー
ションから浅いトレンチアイソレーション（ハツチング
で示す箇所）に変わるようにされている。これによって
半導体領域１１とトランジスタワ工のコレクタ領域とを
接続するＮ＋型埋込層２の断面積を変え、ダイオードｄ
１と直列に入る抵抗の値を調節するようになっている。

さらに、この実施例では、ベース領域３１とコレクタ引
出し口３３との間にも浅いトレンチアイソレーション領
域９が形成されている。

ショットキバリアダイオードｄ□（ｄ２）となるＮ型半
導体領域１１から負荷抵抗となるＰ−型半導体領域３４
の表面にかけての絶縁膜１３．１４゜１９上にアルミニ
ウム層２４が形成され、コンタクトホール２０にてショ
ットキバリアダイオードの電極層２１と接触されている
。そして、アルミニウム層２４の延長部が図示しない箇
所でＰ−型半導体領域３４の表面に接触されることによ
ってダイオードｄ□（ｄ２）のアノード側端子と抵抗ｒ
ｚ（ｒ□）の一方の端子との接続が行われている。

また、ベース領域３１の表面の絶縁膜１３．１４に形成
されたコンタクトホール２０ｂには、ベース引出し電極
となるアルミ電極２４ｂが形成されている。

一方、エミッタ領域３２ａ、３２ｂおよびコレクタ引出
し口３３に対応して、基板表面の絶縁膜１３．１４に形
成されたコンタクトホール２０ｃ〜２０ｅには、ポリシ
リコン電極３６ａ〜３６ｃが形成され、このポリシリコ
ン電極３６ａ〜３６Ｃの上に絶縁膜１９を介してアルミ
電極２４ｃ〜２４ｅが形成されている。

［効果］ （１）比較的深い分離領域で囲まれた高濃度埋込層の上
の半導体領域内に、互いに比較的浅い分離領域で分離さ
れた濃度の低い半導体領域と濃度の高い半導体領域を設
け、このうち高濃度の半導体領域の表面にはタンタルオ
キサイド（Ｔａｚｏｓ）のような誘電率の高い遷移金属
酸化物からなる絶縁膜を介して高融点金属層を形成して
コンデンサとしたので、ダイオードとコンデンサを各々
独立に所望の特性を有するように形成できるという作用
により、ダイオードおよびコンデンサを有するメモリセ
ルの動作速度および動作余裕度が向上される。しかも、
集積度が低下されることがないという効果がある。

（２）比較的深い分離領域で囲まれた高感度埋込層の上
の半導体領域内に、互いに比較的浅い分離領域で分離さ
れた濃度の低い半導体領域と濃度の高い半導体領域を設
け、このうち高濃度の半導体領域の表面にはタンタルオ
キサイド（Ｔａｚｏｓ）のような誘電率の高い遷移金属
酸化物からなる絶縁膜を介して高融点金属層を形成して
コンデンサとしたので、境界のトレンチアイソレーショ
ンで高濃度半導体領域からの横方向の不純物拡散が防止
されるという作用により、コンデンサおよびダイオード
の形成領域の面積が低減され、高集積化が可能になると
いう効果がある。

（３）比較的深い分離領域で囲まれた高感度埋込層の上
の半導体領域内に、互いに比較的浅い分離領域で分離さ
れた濃度の低い半導体領域と濃度の高い半導体領域を設
け、このうち高濃度の半導体領域の表面にはタンタルオ
キサイド（Ｔａ２０．）のような誘電率の高い遷移金属
酸化物からなる絶縁膜を介して高融点金属層を形成して
コンデンサとし、上記低濃度の半導体領域の表面にはφ
Ｂの小さな三元系金属からなる電極層を形成して、ショ
ットキバリアダイオードとしたので、上方のアルミニウ
ム配線層との間にバリア電極層を入れる必要がないとい
う作用により、プロセスが簡略化されるという効果があ
る。

（４）コンデンサの電極層をＮ＋型半導体領域（コンデ
ンサ形成領域）の外側に延設させ、かつこの電極層の上
にＰＳＧ膜を被着し、上記延設部に対応して開口部を形
成してダイオード側から延設されたアルミニウム層と接
触させるようにしたので、コンデンサの電極層を構成す
る高融金属が、その上に蒸着されたアルミニウム層と反
応しても、接触がコンデンサの外側で行われているので
、反応がＮ＋型半導体領域の表面まで達することがない
という作用により、コンデンサ部分の耐熱性が向上され
るという効果がある。

（５）コンデンサの電極層をＮ＋型半導体領域（コンデ
ンサ形成領域）の外側に延設させ、かつこの電極層の上
にＰＳＧ膜を被着し、上記延設部に対応して開口部を形
成してダイオード側から延設されたアルミニウム層と接
触させるとともに、コンデンサとなるＮ＋型半導体領域
の上方のＰＳＧ膜上に、データ線となるアルミニウム配
線層を形成してなるので、素子の未形成領域がほとんど
生じなくなるという作用により、そのセル面積が低減さ
れ、高集積化が可能となるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるエミッタ結合形メモ
リセルにおける負荷抵抗側のショットキバリアダイオー
ドとコンデンサに適用した場合について説明したが、こ
の発明はそれに限定されず、ダイオードとコンデンサを
必要とする半導体集積回路一般に利用することができる
。

【図面の簡単な説明】

第１図は、本発明に係るダイオードとコンデンサの構造
の一実施例を示すもので第２図におけるＩ−Ｉ線に沿っ
た断面図、 第２図は、本発明に係るダイオードとコンデンサをメモ
リセルに利用した場合のメモリセルのレイアウトの一実
施例を示す平面説明図。 第３図は、第２図における■−■線に沿った断面図、 第４図は、第２図におけるＩＶ−ＩＶ線に沿った断面図
、 第５図は、本発明が適用されるのに好適なメモリセルの
構成例を示す回路図、 第６図は、従来のバイポーラ型スタティックＲＡＭにお
けるメモリセルの一般的な構成例を示す回路図、 第７図は、従来のメモリセルを構成するダイオードとコ
ンデンサの構造の一例を示す断面図である。 １・・・・半導体基板、２・・・・Ｎ＋型埋込層、４・
・、・絶縁膜、９．９’、９”・・・・トレンチアイソ
レーション領域、１１・・・・ダイオード形成領域（Ｎ
型半導体領域）、１２・・・・コンデンサ形成領域（Ｎ
＋型半導体領域）、１３，１４．１９・・・・絶縁膜、
１５．２０・・・・開口部、１７・・・・絶縁膜（コン
デンサの誘電体）、１８・・・・コンデンサの電極層、
２１・・・・電極層、２４・・・・アルミニウム層、３
１・・・・ベース領域、３２ａ。 ３２ｂ・・・・エミッタ領域、３３・・・・コレクタ引
出し口、ｑ□＋　ｑ２・・・・マルチエミッタ・トラン
ジスタ、ｄ□ｌ　ｄ２・・・・ショットキ・バリア・ダ
イオード、ｒｉｌ　ｒ２・・・・負荷抵抗、Ｄ、Ｄ・・
・・データ線、Ｗ・・・・ワード線、Ｑ、、Ｑ２・・・
・トランジスタ形成領域、ＳＢＤ工、ＳＢＤ、・・・・
ショットキ・バリア・ダイオード形成領域、Ｒ１゜Ｒ２
・・・・抵抗形成領域、ＨｉＣ：１．ＨｉＣ２・・・・
コンデンサ形成領域。 第　　１　　図 第　　３　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の一主面上に形成された同一の半導体領
   域の表面の一部には直接電極層が形成されてダイオード
   とされるとともに、他の部分の表面には絶縁膜を介して
   、電極層が形成されてコンデンサとされ、上記ダイオー
   ドおよびコンデンサが形成された半導体領域は、ダイオ
   ード形成領域の不純物濃度よりもコンデンサ形成領域の
   不純物濃度の方が高くなるようにされ、かつ両方の半導
   体領域の間には分離領域が形成されてなることを特徴と
   する半導体装置。 ２、上記ダイオードの形成領域の表面の電極層は三元系
   の金属からなることを特徴とする特許請求の範囲第１項
   記載の半導体装置。 ３、上記コンデンサ形成領域の表面には、遷移金属の酸
   化物からなる絶縁膜を介して高融点金属からなる電極層
   が形成されてなることを特徴とする特許請求の範囲第１
   項もしくは第２項記載の半導体装置。 ４、高融点金属からなる上記コンデンサの電極層は、コ
   ンデンサ形成領域の外側に延設され、かつ電極層の上に
   は絶縁膜が形成され、上記電極層の延設部に対応して上
   記絶縁膜に形成された開口部にて上方のアルミニウム層
   と接触されてなることを特徴とする特許請求の範囲第１
   項、第２項もしくは第３項記載の半導体装置。