JPS6212305Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電子時計の回路基板に関する。

時計のクオーツ化を主とした電子化および小型
薄型化が進むと共に低価格化のため時計製造の自
動化が要求され、回路実装に於いてもテープキヤ
リア方式の採用が増えつつある現状である。

前述のように小型化のため、回路ブロツクのス
ペースも少なく回路基板のパターン設計に於いて
も難しさを一層増している。加工の容易化とコス
トダウン上からフイルム状の回路基板は、片面に
銅箔を貼り合わせたものを使用するためなおさら
パターン設計が難しくなる。中でもアースパター
ンは他のパターンと交差しないように設計するこ
とは非常に困難なことであつた。

具体的にはデジタル時計を例にとつてみると第
１図〜第３図に示すとうり、フイルム状の回路基
板１に明けられた四辺形の穴１ａにオーバーハン
グするように形成された銅箔パターンのフインガ
ー２ａ（複数）に発振・分周・駆動用ICチツプ
３に形成されたバンプ３ａ（複数）をギヤングボ
ンデイングすることによつて前記ICチツプ３を
固着する。樹脂部材から成るモールド枠４は凸部
４ａ，４ｂを前記回路基板１に明けられた穴１
ｂ，１ｃに入れて位置決めおよび接着固定し、前
記モールド枠４により形成された凹部に固形のモ
ールド剤５を入れ、加熱溶解させることにより前
記ICチツプ３・フインガー２ａおよび回路基板
１の細部にモールド剤５を充填させて強度および
湿気等の保護を行なつている。

電池６の極に圧接するプラスリード板７、
極に圧接するマイナスリード板８、水晶振動子
９、トリマコンデンサ１０、緩急用コンデンサチ
ツプ１１、温度補正用コンデンサチツプ１２、昇
圧用コンデンサチツプ１３ａ，１３ｂ、電池保護
コンデンサチツプ１４、電池電圧低下検出用抵抗
チツプ１５をそれぞれ前記回路基板１に設けられ
た端子パターン（複数）にハンダ付固定し、更に
剛性の大きな部材１６で前記回路基板１を裏打ち
して強度アツプを図らせて回路ブロツクを形成し
ている。

回路ケース１９に打込まれたネジピン２０ａ，
２０ｂ，２０ｃ，２０ｄに前記回路基板１に明け
られた位置決め穴１ｄ，１ｅ，１ｆ，１ｇを案内
として前記回路ブロツクを、次にパネル枠２１も
同様に組み込み、反射板２２、前記液晶セル１
７，導電ゴム１８ａ，１８ｂを組込んでセル押エ
２３ａ，２３ｂをネジ２４ａ，２４ｂ，２４ｃ，
２４ｄにより前記ネジピン２０ａ，２０ｂ，２０
ｃ，２０ｄにネジ止め固定することにより時計体
を形成している。電池６は前記回路ケース１９に
形成された凹部１９ａに収納され、前記プラスリ
ード板７、マイナスリード板８に圧接して回路ブ
ロツクに通電している。

前記液晶セル１７に導電ゴム１８ａ，１８ｂを
介して電気エネルギーを供給するために前記回路
基板１に形成された電極パターン２ｂ（複数）は
前記モールド枠４を挾むように上下に各々20〜30
個づつ配置されるので、前記パターン２ｂの外端
は前記回路基板１の外形の近傍にまでスペースを
必要とし、これらの電極２ｂと前記ICチツプ３
のパツド３ａとの結合に要するパターン以外の左
右の狭いスペースに以下の回路素子を割り振つて
配置およびパターン結線をしなければならない。
前記水晶振動子９、トリマコンデンサ１０、緩急
用コンデンサ１１、温度補正用コンデンサ１２を
結線するパターンの長さは最小に、しかも１ブロ
ツクにまとめ、残りの素子類も他のブロツクにま
とめて前述の左右のスペースにバランスをとつて
振り割けなければならず、また多機能化を指向す
るデジタル時計は液晶セルに表示する情報量は増
加する傾向にあり、従つて前記電極パターン２ｂ
の端子数は増加するため、前述の回路素子間をア
ース結合するアースパターン２ｃを引き廻す余裕
は殆んどなく、これに対処するために前記左右の
スペースに対向する前記ICチツプ３の２辺に前
記ICチツプ３内をアース導通させたパツドを設
け前記アースパターンに繋がるフインガー２ｄ
（２体）と導通を図つていたが液晶セル照明ライ
トの点灯等の大電流が流れるときのノイズがIC
チツプ内の他の要素に悪影響を与えないように処
置する手段およびパツド数が増すことによるIC
チツプのコスト増、回路実装、検査等に要する工
数増の欠点があつた。

本考案の目的は、上述の欠陥を補なつてスペー
ス効率を高め、より合理的な設計・製造を可能と
し、小型で薄型な時計を提供するものである。

図面に沿つて一実施例を説明すると、（第１
図、第２図、第３図と異なる部分について詳述す
る）第４図、第５図の通り、剛性大なる導電部材
から成るモールド枠４は凸部４ａ，４ｂを回路基
板１に明けた穴１ｂ，１ｃに入れて位置決めさ
れ、電極パターンと絶縁を保つよう接着剤により
回路基板に固定されている。更に前記凸部４ａ，
４ｂの周辺部４ｃ，４ｄは前記回路基板１に形成
したアースパターン２ｃ（２個所）と溶接または
ハンダ付け等により導電可能なように結合してモ
ールド枠４自身がアース導通のバイパス即ち電気
導通路を兼ねるようにしている。

モールド枠４はICチツプ３を包囲するように
配置されるので、モールド枠４をアース導通のバ
イパスを兼ねるようにすると、アースパターンは
どの位置にあつてもモールド枠４に接続するだけ
で相互の接続が達成されることになり、アースパ
ターン及び他の電子部品の配置自由度が高まり、
小型化及び製造上都合の良い構成とすることがで
きる。またアースパターンを通過する大電流が
IC内を通過しないので、ICチツプ内の他の素子
にノイズ等の悪影響を与えることが少ない。

以上の如く本考案によれば、モールド枠を導電
部材にて形成するとともに、回路基板上の電極パ
ターンと絶縁を保つて回路基板に接着固定し、且
つ２つの電極パターンをモールド枠に接続させモ
ールド枠を電気導通路となしたことにより次の効
果を有する。

ａ ICチツプのモールド枠はICチツプをほぼ包
囲するように配置されるものであり、そのモー
ルド枠を導通路として形成すると、ICチツプ
を挾んで両側にある電極パターンを他の配線と
交鎖させることなく接続させることができ、こ
の結果電極パターンの配置自由度が高まり、ひ
いては他の電子部品のスペース効率を増加さ
せ、時計の小型化に寄与するものである。

ｂ モールド枠が導通路となつているために、
ICチツプ両側の電極パターンを接続するのに
格別な部品を必要とせず、時計の薄型化の点で
有利であり、且つ製造を容易化するものであ
る。

ｃ ICチツプ内を通過する配線の１つをモール
ド枠により兼ねることができるので、ICチツ
プの端子数の削減及びそれに伴う小型化が期待
できる。

【図面の簡単な説明】

第１図は従来のデジタル時計の回路ブロツクを
示す組立平面図。第２図は前記回路ブロツクの組
立断面図。第３図はデジタル時計の部分組立断面
図。第４図は本考案の一実施例を示す回路ブロツ
クの組立平面図。第５図は部分組立断面図。 １……回路基板、２ａ……フインガー、２ｂ…
…液晶セルと導通を図る電極パターン、２ｃ……
アース導通を図る電極パターン、３……発振・分
周・駆動用ICチツプ、４……モールド枠、５…
…モールド剤。

Claims (1)

【実用新案登録請求の範囲】
1. 水晶振動子、発振・分周・駆動用ICチツプ、
   前記ICチツプをモールドするためのモールド
   枠、回路素子と電極パターンを配置接続して成る
   回路ブロツク、及び電源を有する電子時計の回路
   構造において、前記モールド枠を導電部材にて形
   成するとともに、前記回路基板上の電極パターン
   と絶縁を保つて前記回路基板に接着固定し、且つ
   ２つの電極パターンを前記モールド枠に接続させ
   前記モールド枠を電気導通路となしたことを特徴
   とする電子時計の回路構造。