JPS6211926A - ライトペン画素ピツクアツプ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はライトペンに係り、特に、ＣＲＴ画面上に描か
れた画素をピックアップする方法に関する。

〔発明の背景〕

第２図及び第３図により、ライトペンによる従来の画素
ピックアップ方法を説明する。

第２図において、ＣＲＴ　１の画面上ＫｒＡ」。

「ＢＪ　、　ｒ（１’Ｊの画素が描かれており、これ等
をライトペン２でピックアップする。ライトペン２で画
素をピックアップするときは、意図する画素にライトペ
ン２を当てたときにライトペン２に付属するスイッチ３
をオンすると、ディスプレイ制御装置４ヘトリガ信号が
入力される。

ディスプレイ制御装置４の光電変換器５はライトペン２
からの光信号を電気信号に変換し、同期回路６はこのラ
イトペン２からの信号と前記トリガ信号との同期をとる
。ディスプレイを制御するプロセッサ７は、画素（ＡＪ
　、　［ＥＪ　。

ｒｃＪの表示を制御し、一方で１表示した画素を認識す
る為に各画素に対応したフラグを当該画素を描く間保持
している。そして、ライトペン２が光をピックアップし
たタイミングで保持していたフラグの内容をチェックし
、その画素を認識する。第３図は第２図の表示を行う場
合の動作を表わすタイミングチャートである。ＣＲＴ表
示では画像を維持するために、通常周期的に画像を９フ
レツシユしている。第３図において、Ｔ、はりフレッシ
ュの第１サイクルｓ　ＴＩは第２サイクルを表わす。Ｔ
、のサイクルにおいて、表示画素［ＡＪはｔ１〜〜の間
、［ＢＪはｔ、〜ｔ。

の間、「Ｃ」はｔ、〜ｔ、の間で描かれ、これ等の間、
各画素７ラグには、対応した値がプロセッサ１０に保持
されている。１１は画素「ＡＪの光、１２は画素［ＢＪ
の光、１３は画素「ｃＪの光を表わしている。１］の画
素ｒＡＪの光はｔ１〜ｔ、の間だけ存在するのではなく
、残光がＴｏ如、り以降になりても存在する。このため
、もし第２図において画素ｒＡＪＫライトペン２を当て
、入力スイッチ６を押すタイミングがり〜ｔ１の間であ
っても、画素ｒＡＪの残光がピックアップされてしまい
、同期回路６が作動し、プロセッサ７に信号が送られる
。この時、プロセ、す７は既に画素「Ｂｊを表示中であ
）、フラグをＢに切換えているので、入力された光は画
素［ＢＪのものであると誤認識することになる。同様の
ことが画素「Ｂ」と「Ｃ」の間にも生じる虞れがある。

ＣＲＴ　１の輝度は周囲の明るさによって任意に調整さ
れるので残光は一定でない。一方、ライトペン２の感度
は一定である。従って、上記した問題の解決は、残光の
レベルとライトペンの感度の相対的調整によって行なわ
なければならず、困難である。

尚、ライトペン装置を開示するものとして、特開昭５１
−８６５２９号公報、特開昭５４−２３４３２号公報等
がある。

〔発明の目的〕

本発明の目的は、残光の影響による画素の誤認識を排除
する画素ピックアップ方法を提供することにある。

〔発明の概要〕

上記目的を達成する為、本発明では、画素が一定周期で
リフレッシュされることを利用し、ライトペンが受光の
ためにシャッターあるいはゲートを開いたあと２回目の
リフレッシュのタイミングで画素をピックアップするこ
とにする。

〔発明の実施例〕

以下、本発明の一実施例を第１図に基づき説明する。

、５　。

第１図は１本発明の一実施例を適用した画素ピックアッ
プ装置の回路図である。第１図において、２人カアンド
回路１４の入力端子１５は１１２図のスイッチ６に接続
され、入力端子１６はライトペン２からの光信号を電気
信号に変換する光電変換器５に接続されている。１７は
７リツプフロツプ（Ｆ／Ｆ　’）であり、アンド回路１
４の出力はフリップフロップ１７のＴ端子に入力される
と共に２人カアンド回路１８の一方の入力端子に入力さ
れ、アンド回路１８の他方入力端子には７す、プフロッ
プ１７のＱ出力が入力されている。７リツプフロツプ五
７のＤ端子はオープン端子にされ、ハイレベルになって
いる。そして、アンド回路１８の出力が画像表示用のプ
ロセッサ７に取カ込まれ、該プロセッサ７から７リツグ
７ａツブ１７のＲ端子にリセットパルスが送出されるよ
うｋなっている。このグ四セッ？７は、イニシャルスタ
ート時に７リツプフロツプ１７をリセットする。

斯かる構成によシ、入力端子ＩＳＫは、スイッ・　４　
・ チ３の入力状態で・ハイレベルとなる信号が印加され、
入力端子１６には、ライトペンが画素に当てられたとき
、画素が描かれている間及びライトペンの感度以上の残
光が存在する間ハイレベルとなる信号が印加される。端
子１６に印加される信号は、画素のリフレッシュ毎に断
続されるパルス状の信号となる。従って、アンド回路１
４からは、スイッチ３がオンされている間、端子１６に
入力されるパルス状信号と同様のパルス状信号が出力さ
れる。

プロセッサ７がリセットパルスを送出してクリップフロ
ップ凰７をリセットした状態で、アンド回路１４がパル
ス状信号を出力すると、最初のパルスの立ち下りで７リ
ツプフロツプ１７はセットされてＱ端子がハイレベルと
なる。次に２つ目のパルスがアンド回路！４から出方さ
れると、該パルスの立上り時にアンド回路！８０２つの
入力は共にハイレベルとなシ、アンド回路１８からパル
スが送出される。このアンド回路】８からのパルスの立
上ルのタイミングでプロセッサ７は割り込みがかけられ
、プロセッサ７は１回割り込みを受は付けると、処理を
完了するまで次の割り込みを無視し、処理を完了すると
フリップフロップ１７をリセットして次の割り込みに備
える。

アンド回路１４から出力される最初のパルスは、ライト
ペン２（第２図）に付属する入力スイッチ６を押すタイ
ミングいかんで残光によるパルスとなる危険があるが、
２回目のパルスは必ず輝度の立ち上りと同期したもので
あるので、プロセッサ７への割込は正に画素を描いてい
るタイミングで発生し、フラグの不一致は生じないこと
になる。

〔発明の効果〕

本発明によれば、残光を検出してしまうことによる画素
の誤認識を排除でき、ＣＲＴの輝度及びライトペンの感
度の調整が容易になる。

【図面の簡単な説明】

第１図は本発明の一実施例を適用した画素ピックアップ
装置の回路図、第２図はライトペン装置の一般構成図、
第３図はＣＲＴディスプレイのリフレッシュサイクルの
タイムチャートである。 １・・・ＣＲＴ　　　　　　　　２山ライトペン６・・
・入力スイッチ ４・・・ディスプレイ制御装置

Claims (1)

【特許請求の範囲】
1. ライトペンを用いるＣＲＴディスプレイにおいて、ライ
   トペンに付属する入力スイッチオンからＣＲＴ表示のリ
   フレッシュサイクルの少なくとも２回目以後の光をピッ
   クアップすることを特徴とするライトペン画素ピックア
   ップ方法。