JPS62118449U - - Google Patents
Info
- Publication number
- JPS62118449U JPS62118449U JP667786U JP667786U JPS62118449U JP S62118449 U JPS62118449 U JP S62118449U JP 667786 U JP667786 U JP 667786U JP 667786 U JP667786 U JP 667786U JP S62118449 U JPS62118449 U JP S62118449U
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- package
- bonded
- lead electrode
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第1図は本考案のセラミツク封止されたデユア
ル・インライン・パツケージ型ICを示す斜視図
、第2図は従来のセラミツク封止されたデユアル
、インライン・パツケージ型ICを示す斜視図で
ある。 1……IC本体、2……リード電極、3……緩
衝材。
ル・インライン・パツケージ型ICを示す斜視図
、第2図は従来のセラミツク封止されたデユアル
、インライン・パツケージ型ICを示す斜視図で
ある。 1……IC本体、2……リード電極、3……緩
衝材。
Claims (1)
- セラミツク封止されたデユアル・インライン・
パツケージ形半導体集積回路装置において、リー
ド電極を設けないパツケージ側面の一方に、緩衝
材を接着したことを特徴とする半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP667786U JPS62118449U (ja) | 1986-01-20 | 1986-01-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP667786U JPS62118449U (ja) | 1986-01-20 | 1986-01-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62118449U true JPS62118449U (ja) | 1987-07-28 |
Family
ID=30789413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP667786U Pending JPS62118449U (ja) | 1986-01-20 | 1986-01-20 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62118449U (ja) |
-
1986
- 1986-01-20 JP JP667786U patent/JPS62118449U/ja active Pending