JPS62115722A - Formation of fine pattern - Google Patents

Formation of fine pattern

Info

Publication number
JPS62115722A
JPS62115722A JP5605685A JP5605685A JPS62115722A JP S62115722 A JPS62115722 A JP S62115722A JP 5605685 A JP5605685 A JP 5605685A JP 5605685 A JP5605685 A JP 5605685A JP S62115722 A JPS62115722 A JP S62115722A
Authority
JP
Japan
Prior art keywords
pattern
substrate
patterns
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5605685A
Other languages
Japanese (ja)
Other versions
JPH0658905B2 (en
Inventor
Naoki Kasai
直記 笠井
Mitsutaka Morimoto
光孝 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60056056A priority Critical patent/JPH0658905B2/en
Publication of JPS62115722A publication Critical patent/JPS62115722A/en
Publication of JPH0658905B2 publication Critical patent/JPH0658905B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To form a fine pattern of a rectangular shape with no roundness at a corner section by conducting first anisotropic etching by a first resist pattern for shaping oppositely faced two sides and performing second anisotropic etching by a second resist pattern for forming two sides crossing with two sides when forming a mask pattern. CONSTITUTION:A silicon oxide film 2 of 6,000Angstrom is shaped onto a P-type silicon substrate 1 through thermal oxidation, first resist patterns 3 are formed to a striped shape, and the oxide film 2 is etched by reactive ions, using the patterns as masks. The first patterns 3 are removed, and second resist patterns 4 are formed to a striped shape in the direction that they cross with the pattern of the oxide film 2. The oxide film 2 is reactive-etched again, employing the second patterns 4 as masks, and the second patterns 4 are removed, thus acquiring a rectangular silicon oxide-film pattern.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子形成においてマスク材により被覆さ
れていない領域をエツチングし、微細パターン形成する
方法に関するもであ。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming a fine pattern by etching a region not covered with a mask material in the formation of a semiconductor element.

〔従来技術とその問題点〕[Prior art and its problems]

近年、半導体デバイスの高集積化にともない微細パター
ン形成はリソグラフィー技術とドライエツチング技術の
向上により著しい進歩をとげている。たとえばジャーナ
ル・オブ・バキューム・サイエンス・アンド・テクノロ
ジー・ (J、 Vac、 Sci、 Technol
、 )  15巻、1978年、319〜326ページ
においては、四弗化炭素ガスにより反応性スパッタエツ
チングによってマスクパターン幅に変化を生じない垂直
断面形状を有するシリコン酸化膜パターン形成が可能な
ことが報告されている。この例のみならず、反応性スパ
ッタエツチングにおいてはエツチングガスとエツチング
条件を適当に選ぶことでシリコン酸化膜に限らず、絶縁
体、半導体、金属などがマスク寸法に一致して加工可能
である。一方、リソグラフィー技術は従来の光投影露光
方法に代り、紫外光縮小投影露光。
In recent years, with the increasing integration of semiconductor devices, remarkable progress has been made in the formation of fine patterns due to improvements in lithography technology and dry etching technology. For example, Journal of Vacuum Science and Technology (J, Vac, Sci, Technol
, ) Vol. 15, 1978, pages 319-326, it was reported that it was possible to form a silicon oxide film pattern with a vertical cross-sectional shape without changing the mask pattern width by reactive sputter etching using carbon tetrafluoride gas. has been done. In addition to this example, in reactive sputter etching, by appropriately selecting the etching gas and etching conditions, it is possible to process not only silicon oxide films but also insulators, semiconductors, metals, etc. in accordance with the mask dimensions. On the other hand, lithography technology uses ultraviolet light reduction projection exposure instead of the traditional light projection exposure method.

X線露光、電子線露光技術の開発により解像度はサブミ
クロン寸法の線幅制御が可能となっている。
The development of X-ray exposure and electron beam exposure technologies has made it possible to control line widths with submicron resolution.

しかし以上のような露光技術を用いてもパターン端の形
状が丸みを帯びるために微細矩形パターンを形成する上
で問題がある。
However, even when the above-described exposure technique is used, there is a problem in forming fine rectangular patterns because the edges of the pattern are rounded.

たとえば紫外光縮小投影露光法により第2図(a)に示
すようなレチクルパターン21を基板上に転写した場合
、第2図(b)に示すようにレジストパターン22のコ
ーナ一部分では、転写されたレジストパターン角部で丸
みを生じる。このような現象は光露光に限ったものでな
く、X線露光。
For example, when a reticle pattern 21 as shown in FIG. 2(a) is transferred onto a substrate using the ultraviolet light reduction projection exposure method, as shown in FIG. 2(b), some corners of the resist pattern 22 are Rounding occurs at the corners of the resist pattern. This phenomenon is not limited to light exposure, but also to X-ray exposure.

電子線露光においても程度の差はあれ避けられない問題
であり、照射線の回折現象に起因するものである。レジ
ストパターンが第2図(b)のごとき形状であれば、異
方性エツチングを用いればレジストパターンどおりにエ
ツチングされることになり、微細半導体素子形成に対し
支障となる。
This is an unavoidable problem in electron beam exposure as well, although there are differences in degree, and is caused by the diffraction phenomenon of the irradiation beam. If the resist pattern has a shape as shown in FIG. 2(b), if anisotropic etching is used, it will be etched in accordance with the resist pattern, which will be a hindrance to the formation of fine semiconductor elements.

〔発明の目的〕[Purpose of the invention]

本発明は、半導体素子形成における微細パターン加工の
際、パターンコーナ一部における丸みをなくし、矩形形
状を有する微細パターンを形成する方法を提供すること
にある。
An object of the present invention is to provide a method for forming a fine pattern having a rectangular shape by eliminating roundness in a part of the corner of the pattern during fine pattern processing in the formation of a semiconductor element.

〔発明の構成〕[Structure of the invention]

本発明は、基板あるいは基板上に堆積された膜上に露光
技術を用いてマスクパターンを形成し、前記マスクパタ
ーンによって被覆されていない基板あるいは基板上に堆
積された膜を異方性エツチングする微細パターン形成方
法において、矩形マスクパターンの対向する2辺を形成
するだめの第1のレジストパターンによりマスク材を異
方性エツチングし、次に前記2辺と交差する2辺を形成
するための第2のレジストパターンによす前記マスク材
を異方性エツチングし、得られた矩形マスクパターンに
よって、被覆されていない基板あるいは基板上に堆積さ
れた膜を異方性エツチングし、矩形パターンを形成する
ことを特徴としている。
The present invention involves forming a mask pattern on a substrate or a film deposited on the substrate using an exposure technique, and anisotropically etching the substrate or the film deposited on the substrate that is not covered by the mask pattern. In the pattern forming method, a mask material is anisotropically etched using a first resist pattern for forming two opposing sides of a rectangular mask pattern, and then a second resist pattern for forming two sides intersecting the two sides. anisotropically etching the mask material to form a resist pattern, and using the obtained rectangular mask pattern, anisotropically etching an uncoated substrate or a film deposited on the substrate to form a rectangular pattern; It is characterized by

〔構成の詳細な説明〕[Detailed explanation of the configuration]

本発明は以上の構成をとることにより従来技術の問題点
を解決した。本発明によれば、基板あるいは基板上に堆
積された膜を異方性エツチングするために用いるマスク
パターンを形成する際に、対向する2辺を形成するため
の第1のレジストパターンにより第1の異方性エツチン
グを行い、次いで前記2辺と交差する2辺を形成するた
めの第2のレジストパターンにより第2の異方性エツチ
ングを行っている。この手順によりマスクパターンコー
ナ一部に丸みが生ずるいわゆる角落ち現象を抑制するこ
とができる。このようにして得られたマスクパターンを
用いて実際に基板あるいは基板上に堆積された膜を反応
性イオンエツチング法により異方性エツチングすること
でパターンコーナ一部に丸みの生じない矩形パターン形
成が可能となる。このためパターンが微細化した場合で
も、パターンコーナ一部が矩形形状を保って形成できる
The present invention has solved the problems of the prior art by adopting the above configuration. According to the present invention, when forming a mask pattern used for anisotropically etching a substrate or a film deposited on a substrate, a first resist pattern for forming two opposing sides is used to form a first resist pattern. Anisotropic etching is performed, and then second anisotropic etching is performed using a second resist pattern for forming two sides intersecting the two sides. By this procedure, it is possible to suppress the so-called corner drop phenomenon in which a portion of the mask pattern corner is rounded. Using the mask pattern obtained in this way, the actual substrate or the film deposited on the substrate is anisotropically etched by reactive ion etching to form a rectangular pattern with no rounding at some of the pattern corners. It becomes possible. Therefore, even when the pattern becomes finer, it is possible to form a part of the pattern corner keeping its rectangular shape.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を用いて詳細に説明
する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明方法を用いて微細溝型素子分離領域を形
成する一実施例を説明するための主な製造工程における
断面あるいは正面構造を示した模式図である。
FIG. 1 is a schematic diagram showing a cross section or a front structure in the main manufacturing process for explaining one embodiment of forming a fine groove type element isolation region using the method of the present invention.

本実施例においては、まず、(100)面方位のp型シ
リコン基板1に熱酸化により6000人のシリコン酸化
膜2を形成した後、第1のレジストパターン3をストラ
イプ状に形成し、そのレジストパターンをマスクにシリ
コン酸化11’J! 2を反応性イオンエツチングする
と第1図(a)、  (a’)の構造を得る。次に、第
1のレジストパターン3を除去した後、シリコン酸化膜
2のパターンと交差する方向に第2のレジストパターン
4をストライプ状に形成すると第1図(b)、  (b
’)の構造を得る。次に、第2のレジストパターン4を
マスクにシリコン酸化膜2を再度反応性エツチングし、
第2のレジストパターン4を除去すると、第1図(c)
、  (c′)に示したような矩形シリコン酸化膜パタ
ーンが得られる。前述したように、以上の手順により得
られたマスクパターンとしての矩形シリコン酸化膜パタ
ーンは、角落ち現象が抑制されており、したがってパタ
ーンコーナ一部は矩形形状を保っている。次に、このシ
リコン酸化膜パターンをマスクにシリコン基°板1を反
応性イオンエツチングし、3μm深さのシリコン溝5を
形成し、シリコン酸化膜2を除去すると第1図(d)、
  (d’)の構造を得る。以上の手順で得られた溝を
有するシリコン基板1に対し、表面に約1000人の熱
酸化膜6を形成し、つづいて減圧CVD法によりシリコ
ン窒化膜7を約500人堆積し、次に減圧CVD法によ
り溝が埋まるまで多結晶シリコン膜8を堆積すると第1
図(e)の構造を得る。次に、多結晶シリコン膜8をエ
ッチバックして溝5の領域にのみ残るようにし、みぞに
埋め込まれた多結晶シリコンの表面を酸化して5i02
層9とし、シリコン基板表面のCVDシリコン窒化膜7
、続いてシリコン酸化膜6を除去すると第1図(f)に
示す構造の基板を得る。このような手順でマスク寸法に
ほとんど変化をきたさない素子分離領域が形成された。
In this example, first, a 6,000-layer silicon oxide film 2 is formed on a p-type silicon substrate 1 with a (100) plane orientation by thermal oxidation, and then a first resist pattern 3 is formed in a stripe shape. Silicon oxide 11'J using the pattern as a mask! When 2 is subjected to reactive ion etching, the structures shown in FIGS. 1(a) and 1(a') are obtained. Next, after removing the first resist pattern 3, a second resist pattern 4 is formed in a stripe shape in a direction intersecting the pattern of the silicon oxide film 2, as shown in FIG.
') get the structure. Next, the silicon oxide film 2 is reactively etched again using the second resist pattern 4 as a mask.
When the second resist pattern 4 is removed, FIG. 1(c)
, A rectangular silicon oxide film pattern as shown in (c') is obtained. As described above, in the rectangular silicon oxide film pattern as a mask pattern obtained by the above procedure, the corner drop phenomenon is suppressed, and therefore some of the pattern corners maintain a rectangular shape. Next, using this silicon oxide film pattern as a mask, the silicon substrate 1 is subjected to reactive ion etching to form a silicon groove 5 with a depth of 3 μm, and the silicon oxide film 2 is removed, as shown in FIG. 1(d).
Obtain the structure of (d'). A thermal oxide film 6 of about 1,000 layers is formed on the surface of the silicon substrate 1 having the grooves obtained by the above procedure, and then a silicon nitride film 7 of about 500 layers is deposited by low pressure CVD method. When the polycrystalline silicon film 8 is deposited by the CVD method until the trench is filled, the first
The structure shown in figure (e) is obtained. Next, the polycrystalline silicon film 8 is etched back so that it remains only in the region of the groove 5, and the surface of the polycrystalline silicon embedded in the groove is oxidized to 5i02.
CVD silicon nitride film 7 on the surface of the silicon substrate as layer 9
Then, the silicon oxide film 6 is removed to obtain a substrate having the structure shown in FIG. 1(f). Through such a procedure, an element isolation region with almost no change in mask dimensions was formed.

このように本実施例によれば、矩形形状を保ったままで
微細溝型素子分離領域が形成可能となるので、デバイス
活性領域の面積の減少を避けることができる。
As described above, according to this embodiment, it is possible to form a micro-groove element isolation region while maintaining the rectangular shape, so that a reduction in the area of the device active region can be avoided.

以上の実施例では、シリコン基板上マスクパターンを形
成しているが、基板上に絶縁体あるいは導電体等の膜が
堆積されている場合には、膜の異方性エツチングに本発
明の方法を通用できることは勿論である。
In the above embodiments, a mask pattern is formed on a silicon substrate, but if a film such as an insulator or a conductor is deposited on the substrate, the method of the present invention can be applied to anisotropic etching of the film. Of course it can be used.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、マスクパターン
を形成する際に、対向する2辺を形成する。ための第1
のレジストパターンにより第1の異方性エツチングを行
い、次いで前記2辺と交差する2辺を形成するための第
2のレジストパターンにより第2の異方性エツチングを
行うようにしているので、コーナ一部分における丸みの
ないマスクパターンが得られ、これにより矩形形状を有
する微細パターンの形成が可能となった。
As described above, according to the present invention, when forming a mask pattern, two opposing sides are formed. 1st for
The first anisotropic etching is performed using a resist pattern, and then the second anisotropic etching is performed using a second resist pattern for forming two sides that intersect with the two sides. A mask pattern with no roundness in a portion was obtained, making it possible to form a fine pattern with a rectangular shape.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例における溝型素子分離領域を形
成する製造方法を順を追って示した断面あるいは正面構
造模式図、 第2図はレチクルパターンと従来方法を用いたレジスト
パターンとの転写変化を示す模式図である。 ■・・・・・シリコン基板 2.6・・・シリコン酸化膜 3・・・・・第1のレジストパターン 4・・・・・第2のレジストパターン 5・・・・・シリコン溝 7・・・・・CVDシリコン窒化膜 8・・・・・CVD多結晶シリコン膜 9・・・・・多結晶シリコンを酸化して得られた5j0
21W 21・・・・レチクルパターン 22・・・・レジストパターン
FIG. 1 is a cross-sectional or front structural schematic diagram showing step by step the manufacturing method for forming a groove-type element isolation region in an embodiment of the present invention. FIG. 2 is a transfer of a reticle pattern and a resist pattern using a conventional method. It is a schematic diagram showing a change. ■...Silicon substrate 2.6...Silicon oxide film 3...First resist pattern 4...Second resist pattern 5...Silicon groove 7... ...CVD silicon nitride film 8...CVD polycrystalline silicon film 9...5j0 obtained by oxidizing polycrystalline silicon
21W 21...Reticle pattern 22...Resist pattern

Claims (1)

【特許請求の範囲】[Claims] (1)基板あるいは基板上に堆積された膜上に露光技術
を用いてマスクパターンを形成し、前記マスクパターン
によって被覆されていない基板あるいは基板上に堆積さ
れた膜を異方性エッチングする微細パターン形成方法に
おいて、矩形マスクパターンの対向する2辺を形成する
ための第1のレジストパターンによりマスク材を異方性
エッチングし、次に前記2辺と交差する2辺を形成する
ための第2のレジストパターンにより前記マスク材を異
方性エッチングし、得られた矩形マスクパターンによっ
て、被覆されていない基板あるいは基板上に堆積された
膜を異方性エッチングし、矩形パターンを形成すること
を特徴とする微細パターン形成方法。
(1) A mask pattern is formed on the substrate or a film deposited on the substrate using exposure technology, and the substrate or the film deposited on the substrate not covered by the mask pattern is anisotropically etched into a fine pattern. In the forming method, a mask material is anisotropically etched using a first resist pattern for forming two opposing sides of a rectangular mask pattern, and then a second resist pattern is etched for forming two sides intersecting the two sides. The mask material is anisotropically etched using a resist pattern, and an uncoated substrate or a film deposited on the substrate is anisotropically etched using the obtained rectangular mask pattern to form a rectangular pattern. A method for forming fine patterns.
JP60056056A 1985-03-22 1985-03-22 Fine pattern forming method Expired - Lifetime JPH0658905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60056056A JPH0658905B2 (en) 1985-03-22 1985-03-22 Fine pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60056056A JPH0658905B2 (en) 1985-03-22 1985-03-22 Fine pattern forming method

Publications (2)

Publication Number Publication Date
JPS62115722A true JPS62115722A (en) 1987-05-27
JPH0658905B2 JPH0658905B2 (en) 1994-08-03

Family

ID=13016422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60056056A Expired - Lifetime JPH0658905B2 (en) 1985-03-22 1985-03-22 Fine pattern forming method

Country Status (1)

Country Link
JP (1) JPH0658905B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499702B2 (en) 2000-02-29 2002-12-31 Sumitomo Wiring Systems, Ltd. Clamp and method of mounting a connector on a wire using said clamp
JP2009170453A (en) * 2008-01-10 2009-07-30 Toshiba Corp Pattern formation method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (en) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd Forming method for pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175830A (en) * 1982-04-08 1983-10-15 Matsushita Electric Ind Co Ltd Forming method for pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6499702B2 (en) 2000-02-29 2002-12-31 Sumitomo Wiring Systems, Ltd. Clamp and method of mounting a connector on a wire using said clamp
JP2009170453A (en) * 2008-01-10 2009-07-30 Toshiba Corp Pattern formation method

Also Published As

Publication number Publication date
JPH0658905B2 (en) 1994-08-03

Similar Documents

Publication Publication Date Title
JP2019526927A (en) Composite patterning mask using tilted ion beam deposition
US6051346A (en) Process for fabricating a lithographic mask
US6503667B1 (en) Method for fabricating mask
TWI328255B (en) Etching bias reduction
JPS62115722A (en) Formation of fine pattern
JP2958284B2 (en) Transfer mask, manufacturing method thereof, and pattern transfer method
TWI703619B (en) Semiconductor device and manufacturing method of the same
JP2000098593A (en) Production of stencil mask
JP2531608B2 (en) Method for manufacturing semiconductor device
KR20100065974A (en) Fabrication method of semiconductor pillar and the field effect transistor having semiconductor pillar
JPS59132142A (en) Manufacture of semiconductor device
JP6307851B2 (en) Stencil mask and manufacturing method thereof
JP5428318B2 (en) Stencil mask for ion implantation and manufacturing method thereof
JPH03257825A (en) Manufacture of semiconductor device
JPS63307739A (en) Manufacture of semiconductor device
JPS61154037A (en) Fine pattern formation
JP3228103B2 (en) Method for forming fine pattern of semiconductor device
JPS61216431A (en) Forming method of fine pattern
JPH0327521A (en) Manufacture of mos-type transistor
JPH0586659B2 (en)
JP5581725B2 (en) Method for manufacturing stencil mask for ion implantation
JPS5934632A (en) Manufacture of x-ray mask
JPS62259445A (en) Formation of pattern
Ohki et al. A new ultrafine groove fabrication method utilizing electron cyclotron resonance plasma deposition and reactive ion etching
Arshak et al. Patterning nanometer resist features on planar & topography substrates using the 2-step NERIME FIB top surface imaging process