JPS62114256A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS62114256A
JPS62114256A JP25708785A JP25708785A JPS62114256A JP S62114256 A JPS62114256 A JP S62114256A JP 25708785 A JP25708785 A JP 25708785A JP 25708785 A JP25708785 A JP 25708785A JP S62114256 A JPS62114256 A JP S62114256A
Authority
JP
Japan
Prior art keywords
signal
bonding
semiconductor chip
pads
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25708785A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yamazaki
山崎　宏之
Kazuyasu Fujishima
一康 藤島
Masaki Kumanotani
正樹 熊野谷
Hideji Miyatake
秀司 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25708785A priority Critical patent/JPS62114256A/en
Publication of JPS62114256A publication Critical patent/JPS62114256A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

PURPOSE:To facilitate a wire bonding even if the state of a package is varied by providing at least two bonding pads for the same signal at an interval on the periphery of a semiconductor chip. CONSTITUTION:Another A0 signal bonding pad 3d is disposed in addition to and A0 signal bonding pad 3a on the longitudinal periphery on a semiconductor chip 1 associated with an integrated circuit of 256kbit dynamic RAM. The pads 3a, 3d are connected via inner wirings 7. Since the two pads for the same signals are disposed on one semiconductor chip, even if the state of the package is varied, the pads for the same signals and a terminal can be readily bonded at the shortest distance by selecting the pads in response thereto, and a problem of a shortcircuit between the bonding wire and the edge of the chip which is heretofore defective can be avoided.

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は半導体装置に関し、特に半導体チップ上のボ
ンディングパッドの配置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device, and particularly to the arrangement of bonding pads on a semiconductor chip.

［従来の技術］ 従来、大規模集積回路（ＬＳＩ）などのパッケージとし
てセラミックパッケージおよびプラスチックモールドパ
ッケージが用いられている。いずれのパッケージを用い
るにしても、半導体チップ上には同一信号用のボンディ
ングパッドは１個しかなく、半導体チップをパッケージ
に封入できるように、各信号用の複数個のボンディング
パッドが半導体チップの短手方向の周辺部に設けられて
いるのが普通であった。[Prior Art] Conventionally, ceramic packages and plastic mold packages have been used as packages for large-scale integrated circuits (LSIs) and the like. No matter which package is used, there is only one bonding pad for the same signal on the semiconductor chip, and multiple bonding pads for each signal are placed on the semiconductor chip in order to encapsulate the semiconductor chip in the package. It was usually located at the periphery in the hand direction.

第４図は、従来の、ボンディングパッドが配置された半
導体チップをセラミックパッケージに封入した場合の構
造を示す平面図である。この装置の構成について説明す
ると、半導体チップ１は２５６にビットダイデミツクＲ
ＡＭ用の集積回路を組込んだ集積回路素子であり、半導
体チップ１はセラミックパッケージ２に封入されている
。半導体チップ１の短手方向の周辺部にはＡｏ信号用ボ
ンディングパッド３ａ、Ａｘ信号用ボンディングパッド
３ｂ、Ａ＋信号用ボンディングパッド３Ｃが互いに間隔
を隔てて配置されており、またセラミックパッケージ２
の短手方向の周辺部には、へ〇信号用ボンディングパッ
ド３ａ、Ａｚ信号用ボンディングパッド３ｂ、Ａ＋信号
用ボンディングパッド３Ｃと対応するようにＡ。信号用
端子４ａ。FIG. 4 is a plan view showing a conventional structure in which a semiconductor chip on which bonding pads are arranged is encapsulated in a ceramic package. To explain the configuration of this device, the semiconductor chip 1 has a bit diemik R at 256.
This is an integrated circuit element incorporating an integrated circuit for AM, and a semiconductor chip 1 is enclosed in a ceramic package 2. A bonding pad 3a for an Ao signal, a bonding pad 3b for an Ax signal, and a bonding pad 3C for an A+ signal are arranged at intervals in the periphery of the semiconductor chip 1 in the transverse direction, and a ceramic package 2
At the periphery in the transverse direction, A is provided so as to correspond to the bonding pad 3a for the 〇 signal, the bonding pad 3b for the Az signal, and the bonding pad 3C for the A+ signal. Signal terminal 4a.

Ａ２信号用端子４ｂ、Ａ＋信号用端子４Ｃが互いに間隔
を隔てて配置されている。へ〇信号用ボンディングパッ
ド３ａとＡ。信号用端子４ａとはボンディングワイヤ６
ａにより、Ａ２信号用ボンディングパッド３ｂとＡ２信
号用端子４ｂとはボンディングワイヤ６ｂにより、Ａ、
信号用ボンディングパッド３ＣとＡ、信号用端子４Ｃと
はボンディングワイヤ６Ｃによりボンディングされてい
る。The A2 signal terminal 4b and the A+ signal terminal 4C are arranged at intervals from each other. Go to Signal bonding pads 3a and A. The signal terminal 4a is the bonding wire 6
A, the A2 signal bonding pad 3b and the A2 signal terminal 4b are connected to each other by the bonding wire 6b.
The signal bonding pads 3C and A and the signal terminal 4C are bonded by a bonding wire 6C.

また、Ａｏ信号用端子４ａ　、Ａ２信号用端子４ｂ。Also, an Ao signal terminal 4a and an A2 signal terminal 4b.

Ａ、信号用端子４Ｃはそれぞれこのパッケージの外表面
に露出する第５ピン、第６ピン、第７ピン（図示せず）
に接続されている。図中の■、■。A, signal terminal 4C are the 5th pin, 6th pin, and 7th pin (not shown) exposed on the outer surface of this package, respectively.
It is connected to the. ■,■ in the figure.

■はピン番号を表わしている。■ represents the pin number.

第５図は、従来の、ボンディングパッドが配置された半
導体チップをプラスチックモールドパッケージに封入し
た場合の構造を示す平面図である。FIG. 5 is a plan view showing a conventional structure in which a semiconductor chip on which bonding pads are arranged is encapsulated in a plastic mold package.

この装置の構成について説明すると、２５６にビットダ
イナミックＲＡＭ用の集積回路が組込まれた半導体チッ
プ１がプラスチックモールドパッケージ３に封入されて
いる。プラスチックモールドパッケージ３に半導体チッ
プ１を取囲むようにＡ。信号用端子５ａ、Ａｚ信号用端
子５ｂ、Ａ＋信号用端子５Ｃが互いに間隔を隔てて設け
られている。Ａｏ信号用ボンディングパッド３ａとＡ。To explain the configuration of this device, a semiconductor chip 1 in which an integrated circuit for a bit dynamic RAM is incorporated at 256 is enclosed in a plastic mold package 3. A to surround the semiconductor chip 1 in the plastic mold package 3. A signal terminal 5a, an Az signal terminal 5b, and an A+ signal terminal 5C are provided at intervals from each other. Ao signal bonding pads 3a and A.

信号用端子５ａとはボンディングワイヤ６ａにより、Ａ
２信号用ボンディングパッド３ｂとＡ２信号用端子５ｂ
とはボンディングワイヤ６ｂにより、Ａ、信号用ボンデ
ィングパッド３ＣとＡ１信号用端子５Ｃとはボンディン
グワイヤ６Ｃによりボンディングされている。また、Ａ
ｏ信号用端子５ａ。The signal terminal 5a is connected to A by a bonding wire 6a.
2 signal bonding pad 3b and A2 signal terminal 5b
are bonded to each other by a bonding wire 6b, and the signal bonding pad 3C and A1 signal terminal 5C are bonded to each other by a bonding wire 6C. Also, A
o signal terminal 5a.

Ａ２信号用端子５ｂ、Ａ＋信号用端子５Ｃはそれぞれこ
のパッケージの外表面に露出する第５ピン。The A2 signal terminal 5b and the A+ signal terminal 5C are the fifth pins exposed on the outer surface of this package.

第６ピン、第７ピン（図示せず）に接続されている。図
中の■、■、■はビン番号を表わしている。It is connected to the 6th pin and the 7th pin (not shown). ■, ■, ■ in the figure represent the bin numbers.

［発明が解決しようとする問題点］ ところで、従来の半導体チップ上には同一信号用のボン
ディングパッドが１個しか設けられていないため、第４
図に示すように半導体チップ１をセラミックパッケージ
２に封入する場合には、Ａ。信号用ボンディングパッド
３ａとへ〇信号用端子４ａとをボンディングワイヤ６ａ
が半導体チップ１に接触することなくボンデインゲタる
ことができるが、第５図に示すように半導体チップ１を
プラスチックモールドパッケージ３に封入する場合には
、へ〇信号用ボンディングパッド３ａとへ〇信号用端子
５ａとをボンディングワイヤ６ａでボンディングすると
、このボンディングワイヤ６ａが半導体チップ１のエッ
チ部を長い範囲にわたって横断してしまい、モールド時
にボンディングワイヤ６ａが半導体デツプ１のエッチ部
分に接触するという問題点があった。[Problems to be Solved by the Invention] By the way, since only one bonding pad for the same signal is provided on a conventional semiconductor chip,
When the semiconductor chip 1 is enclosed in the ceramic package 2 as shown in the figure, A. Connect the signal bonding pad 3a and the signal terminal 4a with the bonding wire 6a.
However, when the semiconductor chip 1 is enclosed in a plastic mold package 3 as shown in FIG. 5, the bonding pads 3a for signals and the bonding pads 3a for signals When the terminal 5a is bonded with the bonding wire 6a, this bonding wire 6a crosses the etched portion of the semiconductor chip 1 over a long range, and there is a problem that the bonding wire 6a comes into contact with the etched portion of the semiconductor depth 1 during molding. there were.

この発明は上記のような問題点を解消するためになされ
たもので、パッケージの形態が変化してもワイヤボンデ
ィングが容易であり、かつ信頼性が高いワイヤボンディ
ングが可能な半導体装置を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and aims to provide a semiconductor device that can be wire-bonded easily and with high reliability even if the package form changes. purpose.

［問題点を解決するための手段］ この発明にかかる半導体装置は、１個の半導体チップ上
の周辺部に同一信号用のボンデ−ｆングパッドを少なく
とも２個互いに間隔を隔てて設けるようにしたものであ
る。[Means for Solving the Problems] A semiconductor device according to the present invention is such that at least two bonding pads for the same signal are provided at a distance from each other on the periphery of one semiconductor chip. It is.

［作用］ この発明においては、１１［！Ｉの半導体チップ上の周
辺部に同一信号用のボンディングパッドを少なくとも２
個互いに間隔を隔てて設けるようにしたので、半導体チ
ップを封入するパッケージの形態が変化しても、同一信
号用の、半導体チップ上のボンディングパッドとパッケ
ージ上の端子とをボンディングワイヤが半導体チップに
接触することなくボンディングすることができる。[Function] In this invention, 11[! At least two bonding pads for the same signal are installed on the periphery of the semiconductor chip of I.
Because they are spaced apart from each other, even if the form of the package that encloses the semiconductor chip changes, the bonding wires can connect the bonding pads on the semiconductor chip and the terminals on the package for the same signal to the semiconductor chip. Bonding can be done without contact.

［実施例〕 以下、この発明の実施例を図について説明する。[Example〕 Embodiments of the present invention will be described below with reference to the drawings.

なお、この実施例の説明において、従来の技術の説明と
重襖する部分については適宜その説明を省略する。In the description of this embodiment, the description of parts that overlap with the description of the conventional technology will be omitted as appropriate.

第１図は、この発明の実施例である半導体装置の構造を
示す平面図である。この実施例の特徴は、２５６にピッ
トダイナミックＲＡＭの集積回路を組込んだ半導体チッ
プ１上の長手方向の周辺部に、へ〇信号用ボンディング
パッド３ａのほかにもう１個のＡ。信号用ボンディング
パッド３ｄが配置されている点であり、第４図および第
５図の半導体チップ１上のボンディングパッド配置と異
なっている。また、Ａｏ信号用ボンディングパッド３ａ
とＡｏ信号用ボンディングパッド３ｄとは内部配線７に
より接続されているる 第２図は、この発明の実施例である半導体装置をセラミ
ックパッケージに封入した場合の構造を示す平面図であ
る。図において、へ〇信号用ボンディングパッド３ａと
Ａｏ信号用端子４ａとはボンディングワイヤ６ａにより
最短距離でボンディングされており、この場合にはＡａ
信号用ボンディングパッド３ｄは空きパッドとなってい
る。FIG. 1 is a plan view showing the structure of a semiconductor device according to an embodiment of the invention. The feature of this embodiment is that in addition to the bonding pad 3a for the 〇 signal, there is another pad 256 on the periphery of the semiconductor chip 1 in the longitudinal direction on which the integrated circuit of the pit dynamic RAM is incorporated. This differs from the bonding pad arrangement on the semiconductor chip 1 in FIGS. 4 and 5 in that a signal bonding pad 3d is arranged. In addition, Ao signal bonding pad 3a
and Ao signal bonding pad 3d are connected by internal wiring 7. FIG. 2 is a plan view showing the structure of a semiconductor device according to an embodiment of the present invention sealed in a ceramic package. In the figure, the bonding pad 3a for the 〇 signal and the terminal 4a for the Ao signal are bonded at the shortest distance by the bonding wire 6a, and in this case, the Ao signal terminal 4a is bonded to the
The signal bonding pad 3d is an empty pad.

第３図は、この発明の実施例である半導体装置をプラス
チックモールドパッケージに封入した場合の構造を示す
平面図である。図において、Ａ。FIG. 3 is a plan view showing the structure of a semiconductor device according to an embodiment of the present invention enclosed in a plastic mold package. In the figure, A.

信号用ボンディングパッド３ｄとへ〇信号用端子５ａど
はボンディングワイヤ６ａにより最短距離でボンディン
グされており、Ａｏ信号用ボンディングパッド３ａの代
わりにへ〇信号用ボンディングパッド３ｄが使用されて
いる。この場合にはＡＯ信号用ボンディングパッド３ａ
は空きパッドとなる。The signal bonding pad 3d and the 〇 signal terminal 5a are bonded to each other by the shortest distance using the bonding wire 6a, and the 〇 signal bonding pad 3d is used in place of the Ao signal bonding pad 3a. In this case, the AO signal bonding pad 3a
becomes an empty pad.

このように同一信号用のボンディングパッドが１個の半
導体チップ上に２個配置されているので、パッケージの
形態が変わっても、これに応じてボンディングパッドを
選択することによって、同一信号用のボンディングパッ
ドと端子とを最短距離で容易にボンディングできるとと
もに、従来の問題であったボンディングワイヤと半導体
チップのエッチとのショートの問題を回避でき、信頼性
の高いワイヤボンディングが可能となる。In this way, two bonding pads for the same signal are arranged on one semiconductor chip, so even if the package form changes, by selecting the bonding pad accordingly, it is possible to bond the same signal. Pads and terminals can be easily bonded over the shortest distance, and the conventional problem of short circuits between the bonding wire and the etching of the semiconductor chip can be avoided, making highly reliable wire bonding possible.

なお、上記実施例では、半導体チップが２５６にビット
ダイナミックＲＡＭ用の集積回路を組込んだ半導体集積
回路素子である場合について示したが、半導体チップは
これに限定されるものではなく、半導体チップ上に組込
まれる素子構造はＭｏＳ型、バイポーラ型などの種々の
態様のものであってもよく、これらの場合にも上記実施
例と同様の効果を奏する。In the above embodiment, the semiconductor chip is a semiconductor integrated circuit element in which an integrated circuit for bit dynamic RAM is incorporated in 256, but the semiconductor chip is not limited to this. The element structure incorporated in the device may be of various types such as MoS type or bipolar type, and the same effects as in the above embodiment can be obtained in these cases as well.

また、上記実施例では、１個の半導体チップ上に同一信
号用の２１１１のボンディングパッドを配置する場合に
ついて示したが、１個の半導体チップ上に同一信号用の
ボンディングパッドを３個以上配置してもよく、これら
の場合にも上記実施例と同様の効果を奏する。Furthermore, in the above embodiment, 2111 bonding pads for the same signal are arranged on one semiconductor chip, but three or more bonding pads for the same signal are arranged on one semiconductor chip. Also in these cases, the same effects as in the above embodiment can be achieved.

［Ｊ！１明の効果］ 以上のようにこの発明によれば、１個の半導体チップ上
の周辺部に同一信号用のボンディングパッドを少なくと
も２個互いに間隔を隔てて設けるようにしたので、パッ
ケージの形態が変化してもワイヤボンディングが容易で
ありかつ信頼性が高いワイヤボンディングが可能な半導
体装置を得ることができる。[J! 1. Advantageous Effects] As described above, according to the present invention, at least two bonding pads for the same signal are provided at a distance from each other on the periphery of one semiconductor chip, so that the form of the package can be improved. It is possible to obtain a semiconductor device in which wire bonding is easy and can be performed with high reliability even if the wire bonding changes.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、この発明の実施例である半導体装置の構造を
示す平面図である。 第２図は、この発明の実施例である半導体装置をセラミ
ックパッケージに封入し々場合の構造を示す平面図であ
る。 第３図は、この発明の実施例である半導体装置をプラス
チックモールドパッケージに封入した場合の構造を示す
平面図である。 第４図は、従来のボンディングパッドが配置された半導
体チップをセラミックパッケージに封入した場合の構造
を示す平面図である。 第５図は、従来のボンディングパッドが配置された半導
体チップをプラスチックモールドパッケージに封入した
場合“の構造を示す平面図である。 図において、１は半導体チップ、２はセラミックパッケ
ージ、３はプラスチックモールドパッケージ、３ａ、３
．ｄはＡ。信号用ボンディングパッド、３ｂはＡ２信号
用ボンディングパッド、３ＣはＡ＋信号用ボンディング
パッド、４ａ　、５ａはＡｏ信号用端子、４ｂ、５ｂは
Ａ２信号用端子、４ｃ、５ｃはＡ、信号用端子、５ａ、
５ｂ、５ｃはボンディングワイヤ、７は内部配線である
。 なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a plan view showing the structure of a semiconductor device according to an embodiment of the invention. FIG. 2 is a plan view showing a structure in which a semiconductor device according to an embodiment of the present invention is enclosed in a ceramic package. FIG. 3 is a plan view showing the structure of a semiconductor device according to an embodiment of the present invention enclosed in a plastic mold package. FIG. 4 is a plan view showing a structure in which a conventional semiconductor chip on which bonding pads are arranged is encapsulated in a ceramic package. FIG. 5 is a plan view showing the structure of a conventional semiconductor chip with bonding pads arranged in a plastic mold package. In the figure, 1 is a semiconductor chip, 2 is a ceramic package, and 3 is a plastic mold package. package, 3a, 3
．． d is A. Signal bonding pad, 3b is A2 signal bonding pad, 3C is A+ signal bonding pad, 4a, 5a are Ao signal terminals, 4b, 5b are A2 signal terminals, 4c, 5c are A, signal terminals, 5a ,
5b and 5c are bonding wires, and 7 is an internal wiring. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] （１）１個の半導体チップ上の周辺部に同一信号用のボ
ンディングパッドを少なくとも２個互いに間隔を隔てて
設けたことを特徴とする半導体装置。(1) A semiconductor device characterized in that at least two bonding pads for the same signal are provided at a distance from each other on a peripheral portion of one semiconductor chip. （２）前記少なくとも２個の同一信号用のボンディング
パッドは、第１および第２のボンディングパッドを含み
、 前記第１のボンディングパッドは前記半導体チップ上の
長手方向の周辺部に設けられ、 前記第２のボンディングパッドは前記半導体チップ上の
短手方向の周辺部に設けられる特許請求の範囲第１項記
載の半導体装置。(2) the at least two bonding pads for the same signal include first and second bonding pads, the first bonding pad being provided on the longitudinal periphery of the semiconductor chip; 2. The semiconductor device according to claim 1, wherein the second bonding pad is provided on the periphery of the semiconductor chip in the lateral direction.
JP25708785A 1985-11-13 1985-11-13 Semiconductor device Pending JPS62114256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25708785A JPS62114256A (en) 1985-11-13 1985-11-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25708785A JPS62114256A (en) 1985-11-13 1985-11-13 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS62114256A true JPS62114256A (en) 1987-05-26

Family

ID=17301561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25708785A Pending JPS62114256A (en) 1985-11-13 1985-11-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS62114256A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974053A (en) * 1988-10-06 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for multiple packaging configurations

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098652A (en) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098652A (en) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974053A (en) * 1988-10-06 1990-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device for multiple packaging configurations

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6667560B2 (en) Board on chip ball grid array
US7247944B2 (en) Connector assembly
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
JPH06151641A (en) Semiconductor device
JPS5992556A (en) Semiconductor device
KR20010022174A (en) Semiconductor device and method for manufacturing the same
JPS6028256A (en) Semiconductor device
JPS62114256A (en) Semiconductor device
KR960005965A (en) Semiconductor devices
KR0167281B1 (en) Blp package
JPH02153557A (en) Resin sealed type semiconductor device
KR100216989B1 (en) Lead frame of two chip package
KR200313831Y1 (en) Bottom Lead Package
JPH0287635A (en) Ceramic package semiconductor device
KR950013050B1 (en) Loc type lead frame
JPH0645514A (en) Hybrid integrated circuit
JPS60200537A (en) Semiconductor device with exclusive testing terminal
JPS6245159A (en) Semiconductor device
JPH07106462A (en) Semiconductor device
KR19980082181A (en) Lead-on chip type chip scale semiconductor package structure and manufacturing method
JPH08264673A (en) Integrated circuit device
JPH05243456A (en) Plastic molded type semiconductor device
KR980012384A (en) Lead frame with different inner lead edge
JPS6260250A (en) Package