JPS6211295A - Mounting of electronic component - Google Patents

Mounting of electronic component

Info

Publication number
JPS6211295A
JPS6211295A JP60100082A JP10008285A JPS6211295A JP S6211295 A JPS6211295 A JP S6211295A JP 60100082 A JP60100082 A JP 60100082A JP 10008285 A JP10008285 A JP 10008285A JP S6211295 A JPS6211295 A JP S6211295A
Authority
JP
Japan
Prior art keywords
mounting
film carrier
film
electronic component
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60100082A
Other languages
Japanese (ja)
Inventor
勝 木村
勲男 柴田
戸倉 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60100082A priority Critical patent/JPS6211295A/en
Publication of JPS6211295A publication Critical patent/JPS6211295A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は電子部品の実装方法に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to a method for mounting electronic components.

(従来の技術) 従来、電子部品をフィルムキャリアを用いて回路基板に
実装する種々の方法が提案されている。
(Prior Art) Conventionally, various methods have been proposed for mounting electronic components on a circuit board using a film carrier.

例えば1文献「沖研究開発J 、 51、(3) 、p
sa〜68には、感熱記録装置に用いる一列多ドット方
式のサーマルヘッドを印字駆動させるための、シフトレ
ジスタ、ラッチ、ドライバ、その他の機能回路を集積し
てなる半導体電子部品(以下、単にICという)を、フ
ィルムキャリア方式によって、32個の発熱体に対し一
個の割合で、回路基板に平面的に実装させる例が開示さ
れている。
For example, 1 document “Oki Research and Development J, 51, (3), p.
sa~68 is a semiconductor electronic component (hereinafter simply referred to as IC) that integrates shift registers, latches, drivers, and other functional circuits to drive printing of a single-row multi-dot thermal head used in thermal recording devices. ) is mounted on a circuit board two-dimensionally by a film carrier method at a ratio of one heating element for every 32 heating elements.

第2図はこの従来のサーマルヘッドの要部平面図で、発
熱抵抗体と、基板にテープキャリア方式によって実装さ
れたICとの構成部分を主として概略的に示し、第3図
は第2図に示したICの実装方法を示す側面図である。
FIG. 2 is a plan view of the main parts of this conventional thermal head, mainly showing schematically the components of the heating resistor and the IC mounted on the board using the tape carrier method. FIG. 3 is a side view showing a method of mounting the illustrated IC.

両図において、11はアルミナ基板、12は基板11上
にコーティングされ平滑面を有するグレーズ層、13は
グレーズ層12上にTa2 N、Ni Cr、Au等の
蒸着膜をフォトエツチングして得られ。
In both figures, 11 is an alumina substrate, 12 is a glaze layer coated on the substrate 11 and has a smooth surface, and 13 is obtained by photo-etching a deposited film of Ta2N, NiCr, Au, etc. on the glaze layer 12.

個々の発熱抵抗体14と接続した導体パターン、!5は
IC118は入力信号系の一つであるグランドパターン
、17は例えばポリイミド或いはその他の好適なテープ
キャリアフィルム樹脂、18はフィルム樹脂17を介し
て電解銅箔で形成されてスズ或いは半田メッキ(メッキ
厚1gm以下)が施された細線リード、18はICl3
と細線リード18とをインナリードボンディングによっ
て接続するバンプ電極、20は導体13及びグランドパ
ターン16の基板導体(パターン)と、細線リード18
との7ウタリ一ドポンデイング部、21は樹脂系パター
ン保護層であり、これらは従来公知であるのでその詳細
な説明は省略する。
A conductor pattern connected to each heating resistor 14! Reference numeral 5 indicates an IC 118 which is a ground pattern which is one of the input signal systems; 17 is made of polyimide or other suitable tape carrier film resin; 18 is formed of electrolytic copper foil through the film resin 17, and is coated with tin or solder plating (plating). 18 is ICl3
A bump electrode 20 connects the conductor 13 and the thin wire lead 18 by inner lead bonding.
7 and 7, and 21 are resin-based pattern protective layers, and since these are conventionally known, detailed explanation thereof will be omitted.

尚、第2図において、22は例えば32個の発熱抵抗体
14の単位で共通に接続している駆動電圧給電パターン
であり、外部接続用の端子パターンは図示を省略しであ
る。この図示例の構造では、発熱抵抗体14を中心とし
て、発熱抵抗体32個単位で、奇数列及び偶数列に3.
8mm幅のICが4mmピッチで平面的に実装されてい
る。
In FIG. 2, reference numeral 22 indicates a drive voltage supply pattern commonly connected to, for example, 32 heating resistors 14, and terminal patterns for external connection are not shown. In the structure of this illustrated example, three heating resistors are arranged in odd-numbered columns and even-numbered columns in units of 32 heating resistors, with the heating resistor 14 at the center.
8mm wide ICs are mounted planarly at a 4mm pitch.

(発明が解決しようとする問題点) しかしながら、例えば24ドツト/ m m以上の分解
能を有する超高密度サーマルヘッドへのIC実装を平面
的に行う場合、発熱抵抗体の大きさが実装されるべきI
Cの大きさよりも小さいので、発熱抵抗体列からなる、
ラインサーマルヘッドの有効発熱体長と比較して、IC
実装列の方がはるかに長大となる。
(Problem to be Solved by the Invention) However, when mounting an IC on a flat surface on an ultra-high density thermal head with a resolution of 24 dots/mm or more, for example, the size of the heating resistor must be I
Since it is smaller than the size of C, it consists of a row of heating resistors.
Compared to the effective heating element length of the line thermal head, the IC
The implementation queue is much longer.

さらに、IC実装列を形成するためには、ICを発熱抵
抗体から離れた箇所に実装する必要があるので、発熱抵
抗体からの導体すなわち引き出しパターンも長くなる。
Furthermore, in order to form an IC mounting row, it is necessary to mount the IC at a location away from the heat generating resistor, so that the conductor, that is, the lead-out pattern from the heat generating resistor also becomes long.

このような理由により、従来のIC実装方法では、基板
が大面積化してしまい、サーマルヘッドの一層の小型化
を図れないという問題があった。
For these reasons, in the conventional IC mounting method, the area of the board becomes large, and there is a problem that further miniaturization of the thermal head cannot be achieved.

この発明の目的は、このような従来のサーマルヘッド基
板が大面積化してしまうという問題点を解消し、例えば
24ドツ) / m m以上の超、高密度なサーマルヘ
ッドであっても、その有効発熱体長とほぼ変らない実装
列を得ることが出来るようにした電子部品の実装方法を
提供することにある。
The purpose of this invention is to solve the problem of the conventional thermal head substrate having a large area, and to improve its effectiveness even in ultra-high density thermal heads of, for example, 24 dots/mm or more. It is an object of the present invention to provide a mounting method for electronic components which makes it possible to obtain mounting rows that are almost the same as the length of a heating element.

(問題点を解決するための手段) この目的の達成を図るため、この発明の実装方法によれ
ば、先ず、電子部品をフィルムキャリアにインナリード
ボンディングによって搭載する。
(Means for Solving the Problems) In order to achieve this object, according to the mounting method of the present invention, electronic components are first mounted on a film carrier by inner lead bonding.

次に、このフィルムキャリアの一辺に配設したアウタリ
ードを回路基板上ヘアウタリードポンデイングして電気
的な接続を形成すると共に、電子部品をフィルムキャリ
アを用いて基板へ実装する。
Next, the outer leads disposed on one side of the film carrier are bonded onto the circuit board to form electrical connections, and electronic components are mounted on the board using the film carrier.

然る後、これらアウタリードの迫り出し部のフィルムエ
ツジを支点として基板面側からフィルムキャリアを引き
起す。
Thereafter, the film carrier is pulled up from the substrate surface side using the film edges of the protruding portions of these outer leads as fulcrums.

この場合、フィルムキャリアの一方の短辺を斜めにカッ
トした切り込み部を形成しておけば、電子部品の実装す
る箇所の近傍にプラテンローラのような大型の他の構成
成分が位置している場合でも、それに接近させて実装す
ることが出来る。
In this case, if a notch is formed diagonally on one of the short sides of the film carrier, it will be helpful if other large components, such as a platen roller, are located near the location where electronic components are mounted. However, it can be implemented closer to that.

(作用) どのように膓渚十幻、tt、m竿蝋品か【1.でフィル
ムキャリアを基板面に対してほぼ垂直な方向に立てて配
置することが出来るので、電子部品をそれぞれ搭載した
多数のフィルムキャリアを高密度に基板上に配設するこ
とが出来る。これがため、基板に対する電子部品の実装
面積を極めて縮小させることが出来る。
(Effect) How is the Jugen, TT, M rod waxed product? [1. Since the film carriers can be arranged upright in a direction substantially perpendicular to the substrate surface, a large number of film carriers each carrying an electronic component can be arranged at high density on the substrate. Therefore, the mounting area of electronic components on the board can be significantly reduced.

(実施例) 以下、図面を参照して、この発明の実施例につき説明す
る。
(Embodiments) Hereinafter, embodiments of the present invention will be described with reference to the drawings.

尚1図において、第2図及び第3図に示した構成成分と
同一の構成成分については同一符合を付して示し、その
詳細な説明を省略する。
In FIG. 1, the same components as those shown in FIGS. 2 and 3 are indicated by the same reference numerals, and detailed explanation thereof will be omitted.

第1図(A)及びCB)はこの発明の電子部品の実装方
法を説明するための、IC実装部分の側面図及び平面図
で、これら図は、この発明の構成が理解出来る程度に、
形状、寸法及び配置関係を概略的に示しである。
FIGS. 1(A) and CB) are a side view and a plan view of an IC mounting part for explaining the electronic component mounting method of the present invention.
The shape, dimensions, and arrangement relationship are schematically shown.

第1図(A)及び(B)に示す構造において、サーマル
ヘッド基板であるアルミナ基板11上に例えば50μm
程度の厚みでグレーズ層12を形成し、このグレーズ層
12上に、Ni、Cr、Au薄膜構造のメタルをフォト
エツチング法により形成した駆動電圧給電パターン22
等のファイン回路である。
In the structure shown in FIGS. 1(A) and 1(B), for example, a 50 μm thick
A driving voltage power supply pattern 22 is formed by forming a glaze layer 12 with a certain thickness, and on this glaze layer 12, a metal having a thin film structure of Ni, Cr, and Au is formed by photoetching.
It is a fine circuit such as.

23はフイリムキャリア内で最外部に配設した駆動電圧
回路を構成するアウタリードであり、このアウタリード
23と駆動電圧給電パターン22とをアウタリードポン
ディングによって互いに接続する。
Reference numeral 23 denotes an outer lead constituting a drive voltage circuit disposed at the outermost side within the film carrier, and the outer lead 23 and the drive voltage power supply pattern 22 are connected to each other by outer lead bonding.

24はフィルムキャリア(テープキャリアともいう)で
あり、このキャリア24には穿孔(以下、デバイスホー
ルと称する)25が形成されている。ICl3はこのキ
ャリア24の、ICl3とは反対側からデバイスホール
25より迫り出したそれぞれの細線リード18a及び1
8bとバンプ電極19とをインナリードボンディングに
よって互いに接続する。尚、細線リードteaは駆動用
信号リード部であり、18bは発熱体駆動用の32木の
リード部であり、それぞれ第1図(B)においては、模
式的に示しである。さらに、26は発熱抵抗体から引き
出されている薄膜リードパターンであり、27は薄膜グ
ランドパターンである。また、28は信号系薄膜リード
パターンである。これらパターン26〜28(いずれも
、第1図(A)に示した駆動電圧給電パターン22に対
応する)と細線リード18a及び18bとをアウタリー
ドポンディングによってそれぞれ適切に接続する。
24 is a film carrier (also referred to as a tape carrier), and a perforation (hereinafter referred to as a device hole) 25 is formed in this carrier 24. ICl3 has thin wire leads 18a and 1 protruding from the device hole 25 from the side opposite to ICl3 of this carrier 24.
8b and bump electrode 19 are connected to each other by inner lead bonding. The thin wire lead tea is a driving signal lead part, and 18b is a 32-wire lead part for driving a heating element, each of which is schematically shown in FIG. 1(B). Furthermore, 26 is a thin film lead pattern drawn out from the heating resistor, and 27 is a thin film ground pattern. Further, 28 is a signal system thin film lead pattern. These patterns 26 to 28 (all of which correspond to the drive voltage feeding pattern 22 shown in FIG. 1A) and the thin wire leads 18a and 18b are respectively appropriately connected by outer lead bonding.

さらに、29はフィルムキャリア24の短辺を斜めにカ
ットして基板に対しIC搭載部をプラテンローラ30側
へ寄せて配設することが出来るようにした切り込み部で
ある。
Further, reference numeral 29 denotes a notch portion which is cut diagonally on the short side of the film carrier 24 so that the IC mounting portion can be placed closer to the platen roller 30 side with respect to the substrate.

このように、ICl3が搭載されたフィルムキャリア2
4のフィルムエツジ(図中Fで示す点)を支点としてフ
ィルムキャリア24を矢印Aの方向に曲げ起すことによ
って、駆動電圧回路23(細線リード18.18a、1
8b)と駆動電圧給電パターン22(26,27,2日
)と間の接続部に曲げ応力を加えることなく、第1図(
A)に破線で示すように、IC搭載部を基板面に対して
ほぼ垂直又は垂直近くにまで立てることが可能となる。
In this way, the film carrier 2 loaded with ICl3
By bending the film carrier 24 in the direction of the arrow A using the film edge 4 (point F in the figure) as a fulcrum, the driving voltage circuit 23 (thin wire leads 18, 18a, 1
8b) and the drive voltage feeding pattern 22 (26, 27, 2 days) without applying bending stress to the connection part between the
As shown by the broken line in A), the IC mounting section can be erected almost perpendicularly or nearly perpendicularly to the board surface.

(発明の効果) 上述した説明からも明らかなように、この発明によれば
、基板面に対してIC実装部をほぼ垂直方向に立てて実
装することが出来るので、各発熱抵抗体に関連するそれ
ぞれのICを三次元的に高密度配列することが出来るの
で、基板面積の縮小化を図ることが出来る。
(Effects of the Invention) As is clear from the above description, according to the present invention, since the IC mounting section can be mounted in a direction substantially perpendicular to the substrate surface, the Since each IC can be arranged three-dimensionally at high density, the substrate area can be reduced.

さらに、フィルムキャリアのプラテンローラ側の短辺の
少なくとも一部分を斜めに切り込むことにより、一層実
装面積を縮小することが出来る。
Furthermore, by cutting diagonally at least a portion of the short side of the film carrier on the platen roller side, the mounting area can be further reduced.

尚、上述した説明ではサーマルヘッドに電子部品を実装
する例につき説明したが、この発明の実装法はサーマル
へ゛ラドに限定されるものではなく、高密度実装を必要
とする他の任意の電子部品の実装にみ適用することが出
来る。
In the above explanation, an example of mounting electronic components on a thermal head was explained, but the mounting method of the present invention is not limited to thermal heads, but can be applied to any other electronic components that require high-density mounting. Can only be applied to implementations of

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)及び(B)はこの発明の電子部品の実装方
法を説明するための、電子部品実装部分の側面図及び平
面図、 第2図は従来のサーマルヘッドの要部を部分的に示す平
面図 第3図は従来の電子部品の実装方法を示す側面図である
。 11・・・基板、      12・・・グレーズ層1
5・・・電子部品(IC) 18a、18b−・・細線リード 19・・・バンプ電極 22・・・駆動電圧給電パターン 23・・・アウタリード 24・・・フィルムキャリア 25・・・穿孔、      26・・・薄膜リードパ
ターン27・・・薄膜グランドパターン 28・・・信号系薄膜リードパターン 29・・・切り込み部、   30・・・プラテンロー
ラ。 特許出願人    沖電気工業株式会社代理人 弁理士
    大 垣    孝ff・幕板 12ニゲし−ス゛漫 15:重HT)品(IC) lq:バ〉7°t& 22 : 、に勧f反帖電パターン 23:了ウタリード 24°7つルムへイリア 25:g茜 rc支焚鈴分のイ則6:J困 第1図 (B) /8a、b:純綿リード 26:1雑す−ドバクーン 27:薄藤デフンドJf7−ン 28:イi号不1fiIH員リードハ・ターン2f: 
R’J 2−b令p JOニア°フデンローフ I(1:If!袈紗分/)手ω田 第1図 健束のす−マルヘーlドのt*vmm 第2図 従来ΦECの曳婉方遭乞ホイ剣面田 第3図 手続補正書 昭和61年7月1日
Figures 1 (A) and (B) are a side view and a plan view of an electronic component mounting part for explaining the electronic component mounting method of the present invention, and Figure 2 is a partial view of the main parts of a conventional thermal head. FIG. 3 is a side view showing a conventional electronic component mounting method. 11...Substrate, 12...Glaze layer 1
5...Electronic components (IC) 18a, 18b-...Thin wire lead 19...Bump electrode 22...Drive voltage power supply pattern 23...Outer lead 24...Film carrier 25...Perforation, 26. ...Thin film lead pattern 27...Thin film ground pattern 28...Signal system thin film lead pattern 29...Notch portion, 30...Platen roller. Patent Applicant Oki Electric Industry Co., Ltd. Agent Patent Attorney Takashi Ogaki Pattern 23: Complete Utari Lead 24° 7 Rum Heilia 25: g Akane rc Shiki Suzubun I Rule 6: J Trouble Figure 1 (B) /8a, b: Pure Cotton Lead 26:1 Miscellaneous - Dobacoon 27: Usufuji Defundo Jf7-n28: I No. 1fi IH member Lead Ha Turn 2f:
R'J 2-b order p JO near degree fudenloaf I (1: If! kesabu/) hand ω field Fig. 1 Kenzuka's - Malheld's t*vmm Fig. 2 Conventional ΦEC pulling direction Amended Book of Procedures for Figure 3 of the Hoi Kenmenden July 1, 1986

Claims (2)

【特許請求の範囲】[Claims] (1)電子部品をフィルムキャリアを用いて回路基板に
実装するに当り、 電子部品をフィルムキャリアにインナリードボンディン
グを用いて搭載し、 該フィルムキャリアの一辺に配設したアウタリードを回
路基板上へアウタリードボンディングし、 然る後、これらアウタリードの迫り出し部のフィルムエ
ッジを支点として基板面側からフィルムキャリアを引き
起すこと を特徴とする電子部品の実装方法。
(1) When mounting electronic components on a circuit board using a film carrier, the electronic components are mounted on the film carrier using inner lead bonding, and the outer leads arranged on one side of the film carrier are bonded onto the circuit board. A method for mounting an electronic component, which comprises performing lead bonding and then pulling up a film carrier from the substrate surface side using the film edges of protruding portions of these outer leads as fulcrums.
(2)フィルムキャリアの一方の短辺を斜めにカットし
たことを特徴とする特許請求の範囲第1項記載の電子部
品の実装方法。
(2) The electronic component mounting method according to claim 1, wherein one short side of the film carrier is cut diagonally.
JP60100082A 1985-05-11 1985-05-11 Mounting of electronic component Pending JPS6211295A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60100082A JPS6211295A (en) 1985-05-11 1985-05-11 Mounting of electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60100082A JPS6211295A (en) 1985-05-11 1985-05-11 Mounting of electronic component

Publications (1)

Publication Number Publication Date
JPS6211295A true JPS6211295A (en) 1987-01-20

Family

ID=14264517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60100082A Pending JPS6211295A (en) 1985-05-11 1985-05-11 Mounting of electronic component

Country Status (1)

Country Link
JP (1) JPS6211295A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57110449U (en) * 1980-12-25 1982-07-08
JPH0538880U (en) * 1991-10-22 1993-05-25 船井電機株式会社 Semiconductor mounting structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54164257A (en) * 1978-06-19 1979-12-27 Mitsubishi Electric Corp Packaging apparatus for semiconductor integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54164257A (en) * 1978-06-19 1979-12-27 Mitsubishi Electric Corp Packaging apparatus for semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57110449U (en) * 1980-12-25 1982-07-08
JPH0538880U (en) * 1991-10-22 1993-05-25 船井電機株式会社 Semiconductor mounting structure

Similar Documents

Publication Publication Date Title
US5097271A (en) High resolution thermal printing device
JPS6211295A (en) Mounting of electronic component
JPS6221559A (en) Thermal head
JP2000286291A (en) Mounting structure for semiconductor
JPS592865A (en) Thermal heat to be carried on driver
JPS62193294A (en) High density mounting board
JPH0246426A (en) Packaging structure
JPS625859A (en) Manufacture of thermal head
JPS625339B2 (en)
JP3476961B2 (en) Thermal head
JP3987288B2 (en) Semiconductor element mounting structure and liquid crystal display device
JPH0430441A (en) Semiconductor device
JPS58158273A (en) Thermal head
JPS62238684A (en) Lead connection
JPH04340928A (en) Mounting structure for semiconductor element, electrooptic device, and electronic printing device
JP3476921B2 (en) Thermal head
JPS618987A (en) Composite printed circuit board
JPH04271190A (en) Mounting method for surface mount semiconductor device
JPH09162353A (en) Wiring board for mounting bare chip thin-film circuit element and mounting structure
JPS6349453A (en) Thermal head
JPS61107791A (en) Printed wiring board
JPS5921093A (en) Method of mounting leadless chip carrier
JPS61150398A (en) Soldering of flat package and mask therefor
JPS61251198A (en) Mounting of flat package
JPS6359558A (en) Manufacture of thermal head