JPS6211048Y2 - - Google Patents
Info
- Publication number
- JPS6211048Y2 JPS6211048Y2 JP1975069359U JP6935975U JPS6211048Y2 JP S6211048 Y2 JPS6211048 Y2 JP S6211048Y2 JP 1975069359 U JP1975069359 U JP 1975069359U JP 6935975 U JP6935975 U JP 6935975U JP S6211048 Y2 JPS6211048 Y2 JP S6211048Y2
- Authority
- JP
- Japan
- Prior art keywords
- equation
- attenuation
- transformer
- terminals
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004804 winding Methods 0.000 claims description 38
- 238000010586 diagram Methods 0.000 description 13
- 230000035699 permeability Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
本考案は各種通信機器に使用される広帯域の変
成器回路に関するものである。特に、変成器巻線
に付加インピーダンス回路を設けることにより、
通過帯域の中域の不整合減衰量特性を大幅に改善
した変成器回路に関するものである。 通信機器に使用される変成器の電気的特性とし
て、使用帯域内で動作減衰量特性が平担で小さい
こと、および反射波の影響を軽減するために、信
号源ならびに負荷抵抗とのインピーダンス整合が
良好なこと、すなわち不整合減衰量特性が大きい
ことが要求される。これは波形伝送を主目的とす
る装置に対して特に重要な要素である。また、機
械的には小形であることが望ましい。この種の変
成器で、小形でかつ不整合減衰量の大きい変成器
を実現するためには、比透磁率の大きな磁心を用
いれば良いことが知られている。しかし、比透磁
率の大きな磁心の実現には限界があり、現実には
比透磁率が大きくなるにつれて磁心の不安定性が
増大し、使用上さまざまな制約を受ける。また、
巻線に直流電流が流れて直流磁化力が印加される
場合には、飽和磁束密度により比透磁率の大きさ
はさらに制約されることになる。このため、不整
合減衰量の大きい変成器を実現するには、必然的
に細線を多数回巻線することになるが、このため
巻線による直流抵抗が増大し、これが電気的特性
を劣化させることになる。 本考案はこれを改善するもので、従来特性劣化
の原因であつた直流抵抗を有効に活用し、不整合
減衰量の大きい変成器回路を提供することを目的
とする。 本考案は１次巻線端子間、２次巻線端子間に、
それぞれ所定の条件を実質的に満たす抵抗値を有
する抵抗器を並列に接続することによつて、動作
減衰量をやや犠性にして、不整合減衰量を改善し
たことを特徴とする。 以下本考案について図面を参照して詳しく説明
する。 第１図は従来から良く知られている変成器の動
作回路図である。ａは基本的な接続回路図、ｂは
ａの通過帯域の中域における等価回路図である。
１次巻線１と２次巻線２が磁心３に巻装され、１
次巻線１の両側端子T1，T1′には内部抵抗R1を有
する信号源４が接続されている。２次巻線２の両
側端子T2，T2′は抵抗値R2となる負荷５で終端さ
れている。また、１次巻線１および２次巻線２の
片側端子T1′，T2′はそれぞれ接地されている。 第１図ｂは２次巻線側の回路を１次巻線側に等
価変換した等価回路図である。１次巻線１の直流
抵抗値をr1、２次巻線２の直流抵抗の１次巻線１
側への等価変換値をr2′、２次巻線２の負荷抵抗
値R2の１次巻線１側への等価変換値をR2′とす
る。 また、第１図ａにおいて変成器の１次巻線１に
対する２次巻線２の巻数比をＮとした場合 を実質的に満たすように設計されているので、第
１図ｂではR1＝R2′となる。電気回路においてイ
ンピーダンス整合の度合を評価する量として不整
合減衰量（Lr）が用いられる。ここで変成器の
端子T1，T1′間から巻線側を見た入力抵抗の値を
Ｒ1-1′とすると不整合減衰量は Lr＝20log｜Ｒ１＋Ｒ１−１′／Ｒ１−Ｒ１−１′
｜（dB）…(1) で定義される。 第１図ｂの端子T1，T1′の入力端子および端子
T2，T2′の出力端におけるそれぞれの不整合減衰
量Lrは対称四端子回路であることから理論的確
認は一方についてのみ行えばよい。そこで端子
T1，T1′間の不整合減衰量Lrは r1＋r2′＝r0、ｒ０／Ｒ１＝β とすると、(1)式から Lr＝20log（１＋２／β）、（dB） …(2) となる。 (2)式からβの関数すなわち直流抵抗により不整
合減衰量Lrが定まることがわかる。 第２図ａは本考案の一実施例で、第１図ａの変
成器の１次巻線１の両側端子T1，T1′間および２
次巻線２の両側端子T2，T2′間に、それぞれ抵抗
器６，７を接続したものである。また、第２図ａ
の変成器の通過帯域の中域における等価回路は、
第１図ｂと同様に第２図ｂのように表わされる。 第２図ａで抵抗器６の抵抗値をＲ、抵停器７の
抵抗値をR′とした場合に、 Ｒ／R′＝R1／R2 の関係が実質的に満たされるように選定する。し
たがつて、第２図ｂの等価回路で端子T2，T2′間
に接続される抵抗器７の１次巻線側への等価変換
された抵抗値は、 R′（R1／R2）＝Ｒ となり、抵抗器６の抵抗値Ｒと一致する。 次に第２図ｂで端子T1，T1′、端子T2，T2′の
端子対からなる四端子回路を考えると、第２図ｂ
の端子T1，T1′の入力端における不整合減衰量Lr
は、上記四端子回路の四端子定数Ａ，Ｂ，Ｃ，Ｄ
によつて求められることはよく知られている。こ
こで、この四端子定数Ａ，Ｂ，Ｃ，Ｄは で与えられ、前記(1)式の不整合減衰量Lrの定義
式および前記R1＝R2′の条件から、第２図ｂの端
子T1，T1′の入力端における不整合減衰量Lrは となる。ただし、(3)式および(4)式で β＝ｒ１＋ｒ２′／Ｒ１＝ｒ０／Ｒ１、δ＝Ｒ／Ｒ１ とする。(4)式より不整合減衰量Lrが最大値とな
る条件は、 となる。すなわち、第２図ａにおいて端子T1，
T1′間に、 を、端子T2，T2′間に をそれぞれ接続すれば、不整合減衰量Lrが最大
値となる。(4)式のβとδをパラメタとして数値計
算すると、第３図の点線のようになり不整合減衰
量Lrは極を持つことがわかる。また、δ＝∞の
曲線すなわち抵抗器６，７を接続しない場合の特
性曲線より高い値を示すように、βとδを設定す
ればよいことがわかる。 このβとδの値を数式の上で説明すると第２図
ａの抵抗器６，７を接続しない場合の不整合減衰
量をLroとし、抵抗器６，７を接続した場合の不
整合減衰量をLrxとするならば、 Lrx＞Lro …(5) となるようなδから求めた抵抗器６，７の抵抗値
Ｒ，R′を接続すればよいことがわかる。そこで
この(5)式を満足するためには、(2)式および(4)式か
ら、 となることは明らかである。この(6)式で δ＞０，β＞０ であることから、(5)式を満足するようなδを求め
ると、(6)式は次の場合が考えられる。 (6)式の左辺の分母が正の場合、すなわち βδ−（２−β／δ）＞０ …(7)′ の場合、(6)式は を満たすδでなければならない。 式(7)′を満すδの範囲は 式(7)′すなわち式(7)″の範囲において、(7)式を書
き直すと(7)式は次のようになる。 δ＞−β（１＋β）／β２＋２β＋２ …(9) この(9)式はδ＞０、β＞０であるから常に成立
する。これは式(7)″を満す抵抗６を付加すれば常
に(5)式を満足することを意味する。 (6)式の左辺の分母が負の場合、すなわち βδ−（２＋β／δ）＜０ …(8)′ の場合(6)式は を満たすδ範囲でなければならない。 まず(8)′を満たすδの範囲は となるが、δ＞０の条件があるから となる。この範囲において(6)式を満すδの範囲は となるがδ＞０の条件を満すのは（11）式だけで
（11）′はδが負になる。 従つて、
成器回路に関するものである。特に、変成器巻線
に付加インピーダンス回路を設けることにより、
通過帯域の中域の不整合減衰量特性を大幅に改善
した変成器回路に関するものである。 通信機器に使用される変成器の電気的特性とし
て、使用帯域内で動作減衰量特性が平担で小さい
こと、および反射波の影響を軽減するために、信
号源ならびに負荷抵抗とのインピーダンス整合が
良好なこと、すなわち不整合減衰量特性が大きい
ことが要求される。これは波形伝送を主目的とす
る装置に対して特に重要な要素である。また、機
械的には小形であることが望ましい。この種の変
成器で、小形でかつ不整合減衰量の大きい変成器
を実現するためには、比透磁率の大きな磁心を用
いれば良いことが知られている。しかし、比透磁
率の大きな磁心の実現には限界があり、現実には
比透磁率が大きくなるにつれて磁心の不安定性が
増大し、使用上さまざまな制約を受ける。また、
巻線に直流電流が流れて直流磁化力が印加される
場合には、飽和磁束密度により比透磁率の大きさ
はさらに制約されることになる。このため、不整
合減衰量の大きい変成器を実現するには、必然的
に細線を多数回巻線することになるが、このため
巻線による直流抵抗が増大し、これが電気的特性
を劣化させることになる。 本考案はこれを改善するもので、従来特性劣化
の原因であつた直流抵抗を有効に活用し、不整合
減衰量の大きい変成器回路を提供することを目的
とする。 本考案は１次巻線端子間、２次巻線端子間に、
それぞれ所定の条件を実質的に満たす抵抗値を有
する抵抗器を並列に接続することによつて、動作
減衰量をやや犠性にして、不整合減衰量を改善し
たことを特徴とする。 以下本考案について図面を参照して詳しく説明
する。 第１図は従来から良く知られている変成器の動
作回路図である。ａは基本的な接続回路図、ｂは
ａの通過帯域の中域における等価回路図である。
１次巻線１と２次巻線２が磁心３に巻装され、１
次巻線１の両側端子T1，T1′には内部抵抗R1を有
する信号源４が接続されている。２次巻線２の両
側端子T2，T2′は抵抗値R2となる負荷５で終端さ
れている。また、１次巻線１および２次巻線２の
片側端子T1′，T2′はそれぞれ接地されている。 第１図ｂは２次巻線側の回路を１次巻線側に等
価変換した等価回路図である。１次巻線１の直流
抵抗値をr1、２次巻線２の直流抵抗の１次巻線１
側への等価変換値をr2′、２次巻線２の負荷抵抗
値R2の１次巻線１側への等価変換値をR2′とす
る。 また、第１図ａにおいて変成器の１次巻線１に
対する２次巻線２の巻数比をＮとした場合 を実質的に満たすように設計されているので、第
１図ｂではR1＝R2′となる。電気回路においてイ
ンピーダンス整合の度合を評価する量として不整
合減衰量（Lr）が用いられる。ここで変成器の
端子T1，T1′間から巻線側を見た入力抵抗の値を
Ｒ1-1′とすると不整合減衰量は Lr＝20log｜Ｒ１＋Ｒ１−１′／Ｒ１−Ｒ１−１′
｜（dB）…(1) で定義される。 第１図ｂの端子T1，T1′の入力端子および端子
T2，T2′の出力端におけるそれぞれの不整合減衰
量Lrは対称四端子回路であることから理論的確
認は一方についてのみ行えばよい。そこで端子
T1，T1′間の不整合減衰量Lrは r1＋r2′＝r0、ｒ０／Ｒ１＝β とすると、(1)式から Lr＝20log（１＋２／β）、（dB） …(2) となる。 (2)式からβの関数すなわち直流抵抗により不整
合減衰量Lrが定まることがわかる。 第２図ａは本考案の一実施例で、第１図ａの変
成器の１次巻線１の両側端子T1，T1′間および２
次巻線２の両側端子T2，T2′間に、それぞれ抵抗
器６，７を接続したものである。また、第２図ａ
の変成器の通過帯域の中域における等価回路は、
第１図ｂと同様に第２図ｂのように表わされる。 第２図ａで抵抗器６の抵抗値をＲ、抵停器７の
抵抗値をR′とした場合に、 Ｒ／R′＝R1／R2 の関係が実質的に満たされるように選定する。し
たがつて、第２図ｂの等価回路で端子T2，T2′間
に接続される抵抗器７の１次巻線側への等価変換
された抵抗値は、 R′（R1／R2）＝Ｒ となり、抵抗器６の抵抗値Ｒと一致する。 次に第２図ｂで端子T1，T1′、端子T2，T2′の
端子対からなる四端子回路を考えると、第２図ｂ
の端子T1，T1′の入力端における不整合減衰量Lr
は、上記四端子回路の四端子定数Ａ，Ｂ，Ｃ，Ｄ
によつて求められることはよく知られている。こ
こで、この四端子定数Ａ，Ｂ，Ｃ，Ｄは で与えられ、前記(1)式の不整合減衰量Lrの定義
式および前記R1＝R2′の条件から、第２図ｂの端
子T1，T1′の入力端における不整合減衰量Lrは となる。ただし、(3)式および(4)式で β＝ｒ１＋ｒ２′／Ｒ１＝ｒ０／Ｒ１、δ＝Ｒ／Ｒ１ とする。(4)式より不整合減衰量Lrが最大値とな
る条件は、 となる。すなわち、第２図ａにおいて端子T1，
T1′間に、 を、端子T2，T2′間に をそれぞれ接続すれば、不整合減衰量Lrが最大
値となる。(4)式のβとδをパラメタとして数値計
算すると、第３図の点線のようになり不整合減衰
量Lrは極を持つことがわかる。また、δ＝∞の
曲線すなわち抵抗器６，７を接続しない場合の特
性曲線より高い値を示すように、βとδを設定す
ればよいことがわかる。 このβとδの値を数式の上で説明すると第２図
ａの抵抗器６，７を接続しない場合の不整合減衰
量をLroとし、抵抗器６，７を接続した場合の不
整合減衰量をLrxとするならば、 Lrx＞Lro …(5) となるようなδから求めた抵抗器６，７の抵抗値
Ｒ，R′を接続すればよいことがわかる。そこで
この(5)式を満足するためには、(2)式および(4)式か
ら、 となることは明らかである。この(6)式で δ＞０，β＞０ であることから、(5)式を満足するようなδを求め
ると、(6)式は次の場合が考えられる。 (6)式の左辺の分母が正の場合、すなわち βδ−（２−β／δ）＞０ …(7)′ の場合、(6)式は を満たすδでなければならない。 式(7)′を満すδの範囲は 式(7)′すなわち式(7)″の範囲において、(7)式を書
き直すと(7)式は次のようになる。 δ＞−β（１＋β）／β２＋２β＋２ …(9) この(9)式はδ＞０、β＞０であるから常に成立
する。これは式(7)″を満す抵抗６を付加すれば常
に(5)式を満足することを意味する。 (6)式の左辺の分母が負の場合、すなわち βδ−（２＋β／δ）＜０ …(8)′ の場合(6)式は を満たすδ範囲でなければならない。 まず(8)′を満たすδの範囲は となるが、δ＞０の条件があるから となる。この範囲において(6)式を満すδの範囲は となるがδ＞０の条件を満すのは（11）式だけで
（11）′はδが負になる。 従つて、
【式】の範囲におい
て(5)式を満足するδの範囲は
となる。この式の意味するところはδが
【式】以下の範囲で(5)式を満すδの
範囲を示したものである。
(6)式の分母が０の場合は、当然のことながら(6)
式の左辺が無限大になり(5)式を満足することにな
る。 したがつて第２図ａで抵抗器６の抵抗値Ｒは すなわち、β＝r0／R1を代入して 抵抗器７の抵抗値R′は すなわち を満たし、かつ前述のように Ｒ＝R′（Ｒ１／Ｒ２） を実質的に満たすような抵抗器６，７を接続すれ
ば不整合減衰量Lrが改善できる。 一方、抵抗器６および７を接続することによつ
て、どの程度動作減衰量特性が劣化するかを調べ
ると、今第２図ａの回路で負荷抵抗５に供給され
る電力をPl、また第１図ａの回路で変成器が理想
変成器であると仮定した場合の負荷抵抗５に供給
される電力をPmaxとすると動作減衰量Laは La＝10log｜Ｐｍａｘ／Ｐｌ｜（dB） …(12) で定義される。この定義に基づき第２図ｂの動作
減衰量Laは、(3)式で示した四端子定数Ａ，Ｂ，
Ｃ，Ｄおよび前記条件R1＝R2′から、 La＝20log〔（１＋β／２）＋１／δ｛（１＋β） ＋β／２δ｝〕（dB） …（13） で与えられる。ただし、 β＝（r1＋r2′）／R1 δ＝Ｒ／R1 とする。 上記（13）式のβとδをパラメータとして動作
減衰量を数値計算すると、第３図の実線のように
なり、抵抗器６，７を接続することによつてわず
かながら劣化したことがわかる。すなわち、動作
減衰量Laを若干劣化させることによつて、不整
合減衰量Lrを大幅に改善できる。 一般的な数値の実例を示すと、β＝0.1の変成
器においてδ＝20とした場合、Laが約0.4dBの劣
化に対して、Lrを無限大とすることができる。 次に本考案の一適用例の特性図を第４図に示
す。この図から明らかなように、通過帯域の中域
ＢMにおいて動作減衰量Laを約0.2dB劣化させる
ことによつて、不整合減衰量Lrは約12dB改善さ
れる。また、通過帯域の低域ＢL、および高域ＢH
の特性はδ＝∽、すなわち負荷抵抗６および７の
ないときの特性に収束することがわかる。 以上述べたように本考案により動作減衰量をや
や犠性にしても、不整合減衰量を大幅に改善した
変成器回路を得ることができる。 なお、本考案は上記実施例に限定されるもので
なく、１次巻線１および２次巻線２の片側端子を
非接地とした変成器や、どちらか一方の巻線の片
側端子のみ接地した変成器に対しても同様に実施
できる。また、単巻変成器に対しても同様に実施
できる。
式の左辺が無限大になり(5)式を満足することにな
る。 したがつて第２図ａで抵抗器６の抵抗値Ｒは すなわち、β＝r0／R1を代入して 抵抗器７の抵抗値R′は すなわち を満たし、かつ前述のように Ｒ＝R′（Ｒ１／Ｒ２） を実質的に満たすような抵抗器６，７を接続すれ
ば不整合減衰量Lrが改善できる。 一方、抵抗器６および７を接続することによつ
て、どの程度動作減衰量特性が劣化するかを調べ
ると、今第２図ａの回路で負荷抵抗５に供給され
る電力をPl、また第１図ａの回路で変成器が理想
変成器であると仮定した場合の負荷抵抗５に供給
される電力をPmaxとすると動作減衰量Laは La＝10log｜Ｐｍａｘ／Ｐｌ｜（dB） …(12) で定義される。この定義に基づき第２図ｂの動作
減衰量Laは、(3)式で示した四端子定数Ａ，Ｂ，
Ｃ，Ｄおよび前記条件R1＝R2′から、 La＝20log〔（１＋β／２）＋１／δ｛（１＋β） ＋β／２δ｝〕（dB） …（13） で与えられる。ただし、 β＝（r1＋r2′）／R1 δ＝Ｒ／R1 とする。 上記（13）式のβとδをパラメータとして動作
減衰量を数値計算すると、第３図の実線のように
なり、抵抗器６，７を接続することによつてわず
かながら劣化したことがわかる。すなわち、動作
減衰量Laを若干劣化させることによつて、不整
合減衰量Lrを大幅に改善できる。 一般的な数値の実例を示すと、β＝0.1の変成
器においてδ＝20とした場合、Laが約0.4dBの劣
化に対して、Lrを無限大とすることができる。 次に本考案の一適用例の特性図を第４図に示
す。この図から明らかなように、通過帯域の中域
ＢMにおいて動作減衰量Laを約0.2dB劣化させる
ことによつて、不整合減衰量Lrは約12dB改善さ
れる。また、通過帯域の低域ＢL、および高域ＢH
の特性はδ＝∽、すなわち負荷抵抗６および７の
ないときの特性に収束することがわかる。 以上述べたように本考案により動作減衰量をや
や犠性にしても、不整合減衰量を大幅に改善した
変成器回路を得ることができる。 なお、本考案は上記実施例に限定されるもので
なく、１次巻線１および２次巻線２の片側端子を
非接地とした変成器や、どちらか一方の巻線の片
側端子のみ接地した変成器に対しても同様に実施
できる。また、単巻変成器に対しても同様に実施
できる。
第１図は従来の変成器の回路図でａは接続回路
図、ｂは通過帯域の中域における等価回路図。第
２図は本考案実施例の変成器の回路図でａは接続
回路図、ｂは通過帯域の中域における等価回路
図。第３図は本考案の改善効果を示す特性図。第
４図は本考案の一適用例による改善効果を示す特
性図である。 １……１次巻線、２……２次巻線、３……磁
心、４……電源、５……負荷、６，７……本考案
による負荷抵抗。
図、ｂは通過帯域の中域における等価回路図。第
２図は本考案実施例の変成器の回路図でａは接続
回路図、ｂは通過帯域の中域における等価回路
図。第３図は本考案の改善効果を示す特性図。第
４図は本考案の一適用例による改善効果を示す特
性図である。 １……１次巻線、２……２次巻線、３……磁
心、４……電源、５……負荷、６，７……本考案
による負荷抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 同一の磁気回路に巻装された１次巻線および２
次巻線を備え、１次巻線の巻数に対する２次巻線
の巻数比をＮ、１次巻線側の電源内部抵抗をR12
次巻線側の負荷抵抗をR2とするとき、 を実質的に満たす変成器回路において、１次巻線
側に等価変換された１次巻線と２次巻線の合成抵
抗値をr0とするとき、それぞれ１次巻線と並列に ２次巻線と並列に を越える大きさの抵抗値であつて、それらの比が
R1／R2にほぼ等しい抵抗値の抵抗器が接続され
たことを特徴とする変成器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975069359U JPS6211048Y2 (ja) | 1975-05-23 | 1975-05-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975069359U JPS6211048Y2 (ja) | 1975-05-23 | 1975-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51150028U JPS51150028U (ja) | 1976-12-01 |
| JPS6211048Y2 true JPS6211048Y2 (ja) | 1987-03-16 |
Family
ID=28537878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1975069359U Expired JPS6211048Y2 (ja) | 1975-05-23 | 1975-05-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211048Y2 (ja) |
-
1975
- 1975-05-23 JP JP1975069359U patent/JPS6211048Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51150028U (ja) | 1976-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2553324A (en) | Wide band audio and video transformer | |
| US3037175A (en) | Broadband transformers | |
| US5742213A (en) | Unbalanced to balanced high impedance ratio wideband transformer circuit | |
| JPS6211048Y2 (ja) | ||
| US3882432A (en) | RF broadband transmission line impedance matching transformer pair for less than 4 to 1 impedance transformations | |
| US3231837A (en) | All-pass transformer coupling network utilizing high frequency and low frequency transformers in parallel connection | |
| JPS5918726Y2 (ja) | 変成器回路 | |
| JP2523993Y2 (ja) | ラインフィルタ | |
| JPS603562Y2 (ja) | 変成器回路 | |
| US4590334A (en) | Supply circuit included in a DC-magnetized hybrid transformer | |
| US4057717A (en) | Transformer with active elements | |
| JPS5816325B2 (ja) | ヘイコウ − フヘイコウヘンカンヘンセイキソウチ | |
| JPS626825Y2 (ja) | ||
| JPS6143310Y2 (ja) | ||
| JPS602654Y2 (ja) | ハイパスフイルタ回路 | |
| JPS5919480Y2 (ja) | 広帯域変成器回路 | |
| JPS6214734Y2 (ja) | ||
| JPS5881320A (ja) | ノイズフイルタ− | |
| JPS6133616Y2 (ja) | ||
| JPS6163820U (ja) | ||
| JPS6115629Y2 (ja) | ||
| US3395374A (en) | Voltage transient suppressor for coils | |
| JPS60237732A (ja) | 線路増幅器の入力回路 | |
| JPS5826205B2 (ja) | コウタイイキハイブリツドコイル | |
| JPS5915463Y2 (ja) | 平衡不平衡変換変成器 |