JPS6210921A - アツテネ−タスイツチ - Google Patents
アツテネ−タスイツチInfo
- Publication number
- JPS6210921A JPS6210921A JP15041285A JP15041285A JPS6210921A JP S6210921 A JPS6210921 A JP S6210921A JP 15041285 A JP15041285 A JP 15041285A JP 15041285 A JP15041285 A JP 15041285A JP S6210921 A JPS6210921 A JP S6210921A
- Authority
- JP
- Japan
- Prior art keywords
- ring modulator
- parallel
- diodes
- diode
- capacitive impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明はアッテネータスイッチに関し、特に信号出力位
相の反転ができるアッテネータスイッチに関する。
相の反転ができるアッテネータスイッチに関する。
リング変調器を備えるアッテネータスイッチが、信号出
力位相の反転もできる減衰１°町変のアッテネータとし
て、また信号位相反転スイッチとして使用されている。
力位相の反転もできる減衰１°町変のアッテネータとし
て、また信号位相反転スイッチとして使用されている。
第２図は、従来のかかるアッテネータスイッチの一例を
示す回路図である。
示す回路図である。
第２図に示す従来例は、ピンダイオードＤＩｓＤ２．Ｄ
３．Ｄ４からなるダイオードブリッジと変成器ＴＩ、Ｔ
ｏと分有するリング変調器ＲＭと、抵抗ＩＬ１とを備え
て構成されている。変成器ＴＩの入力巻線には不平衡の
入力信号ｓＩを入力し、変成器Ｔｏの出力巻線から不平
衡の出力信号ＳＯ′を出力する。変成器ＴＩ・の出力巻
線の黒丸印端はピンダイオードＤｌの正側端子とピンダ
イオードＤ４の負側端子との接続点に接続され、出力巻
線の他端はピンダイオードＤ２・ＩＪ３の接続点に接続
されている。変成器ＴＯの入力巻駒の黒丸印端はピンダ
イオード１）！・Ｄ２の接続点に、他端はピンダイオー
ドＤ３・Ｄ４の接続点に接続されている。また、変成器
Ｉｌｌ Ｉの出力巻線中間タップに抵抗Ｒｘｔ介して制
御４１′＃Ｌ圧■ｏが印加され、変成器ＴＯの入力巻線
中間タップは接地されている。
３．Ｄ４からなるダイオードブリッジと変成器ＴＩ、Ｔ
ｏと分有するリング変調器ＲＭと、抵抗ＩＬ１とを備え
て構成されている。変成器ＴＩの入力巻線には不平衡の
入力信号ｓＩを入力し、変成器Ｔｏの出力巻線から不平
衡の出力信号ＳＯ′を出力する。変成器ＴＩ・の出力巻
線の黒丸印端はピンダイオードＤｌの正側端子とピンダ
イオードＤ４の負側端子との接続点に接続され、出力巻
線の他端はピンダイオードＤ２・ＩＪ３の接続点に接続
されている。変成器ＴＯの入力巻駒の黒丸印端はピンダ
イオード１）！・Ｄ２の接続点に、他端はピンダイオー
ドＤ３・Ｄ４の接続点に接続されている。また、変成器
Ｉｌｌ Ｉの出力巻線中間タップに抵抗Ｒｘｔ介して制
御４１′＃Ｌ圧■ｏが印加され、変成器ＴＯの入力巻線
中間タップは接地されている。
第２図に示す従来例の動作について説明する。
ピンダイオードの伝送信号に対するインピーダンスは、
順バイアスではバイアス電流値により変化する抵抗の呈
するインピーダンス、逆バイアスではジャンクシ爾ン容
量の呈する高インピーダンスと見做せる。
順バイアスではバイアス電流値により変化する抵抗の呈
するインピーダンス、逆バイアスではジャンクシ爾ン容
量の呈する高インピーダンスと見做せる。
制御電圧■ｏが（接地笥１位に対し）正の場合、ピンダ
イオードＴ）ｘ−ＤｓＦｉ順バイアス−ピンダイオード
Ｄ２・Ｄ４Ｆｉ逆バイアスとなり、変成器′ｒＩの出力
巻線と変成器ＴＯの入力巻線とがピンダイオードＤ１・
Ｄ３の呈する抵抗性インピーダンスを介して接続され、
しかも両巻線の黒丸印端が接続されることになる。この
場合ビンダイオード１）２・Ｄ４は、容量性高インピー
ダンスを無視すれは開放と見做せるから、出力信号８０
は入力信号ｓＩと同相であり、その振幅はピンダイオー
ド１）１・Ｄ３の呈する抵抗値により変化し、この抵抗
値はバイアス電流をきめる制御電圧ＶＯにより決足され
る。制御電圧ＶＯが負の場合はピンダイオード１）２・
ｌＪ４が順バイアスとなるから、変成器゛１゛Ｉ・１０
間の接続は前記場合と逆になり出力信号Ｓ６は入力信号
ＳＩと逆相になる。出力信号ＳＯの振幅が制御電圧Ｖｏ
により変化するのは前記場合と同じである。
イオードＴ）ｘ−ＤｓＦｉ順バイアス−ピンダイオード
Ｄ２・Ｄ４Ｆｉ逆バイアスとなり、変成器′ｒＩの出力
巻線と変成器ＴＯの入力巻線とがピンダイオードＤ１・
Ｄ３の呈する抵抗性インピーダンスを介して接続され、
しかも両巻線の黒丸印端が接続されることになる。この
場合ビンダイオード１）２・Ｄ４は、容量性高インピー
ダンスを無視すれは開放と見做せるから、出力信号８０
は入力信号ｓＩと同相であり、その振幅はピンダイオー
ド１）１・Ｄ３の呈する抵抗値により変化し、この抵抗
値はバイアス電流をきめる制御電圧ＶＯにより決足され
る。制御電圧ＶＯが負の場合はピンダイオード１）２・
ｌＪ４が順バイアスとなるから、変成器゛１゛Ｉ・１０
間の接続は前記場合と逆になり出力信号Ｓ６は入力信号
ＳＩと逆相になる。出力信号ＳＯの振幅が制御電圧Ｖｏ
により変化するのは前記場合と同じである。
第２図に示す従来例は、上記したように制御電圧Ｖｏに
よシ制御されるアッテネータスイッチとして動作する。
よシ制御されるアッテネータスイッチとして動作する。
従来のアッテネータスイッチにおいて逆バイアスのピン
ダイオードが呈する容量性インピーダンスは伝送路に並
列に入ることになり、この容量性インピーダンスにより
伝送位相特性は劣化するので、従来のアッテネータスイ
ッチは伝送位相特性がよくないという欠点がある。
ダイオードが呈する容量性インピーダンスは伝送路に並
列に入ることになり、この容量性インピーダンスにより
伝送位相特性は劣化するので、従来のアッテネータスイ
ッチは伝送位相特性がよくないという欠点がある。
本発明の目的は、伝送位相特性の良好なアッテネータス
イッチを提供することにある。
イッチを提供することにある。
本発明のアッテネータスイッチは、制御信号によシ入力
信号の振幅および極性を制御して出力するリング変調器
を備えるアッテネータスイッチにおいて、二つのダイオ
ードを互に逆極性に並列接続し前記リング変調器に直列
接続して構成される。
信号の振幅および極性を制御して出力するリング変調器
を備えるアッテネータスイッチにおいて、二つのダイオ
ードを互に逆極性に並列接続し前記リング変調器に直列
接続して構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は、本発明のアッテネータスイッチの一実施例を
示す回路図である。
示す回路図である。
第１図に示す実施例は、リング費調器几Ｍと、互に逆極
性に並列接続されたピンダイオードＤ５・Ｄ−と、抵抗
Ｒ１−１ｔ２と、容量Ｃとを備えて構成されている。リ
ング変調器ＥＬＭは、第２図におけるそれと同じであり
、入力信号８Ｉが入力し抵抗Ｒ１を介して制御電圧■０
が印加されるのも第２図におけると同じである。ピンダ
イオードＩ）ｓ・ｌ）Ｓの接続点の一方はリング変調器
ＲＭの不平衡出力端に接続され、他方は直流阻止用の容
量Ｃに接続される。この接続点に抵抗Ｒ＝を介して制御
電圧■０が印加される。容量Ｃから出力信号ＳＯが出力
される。
性に並列接続されたピンダイオードＤ５・Ｄ−と、抵抗
Ｒ１−１ｔ２と、容量Ｃとを備えて構成されている。リ
ング変調器ＥＬＭは、第２図におけるそれと同じであり
、入力信号８Ｉが入力し抵抗Ｒ１を介して制御電圧■０
が印加されるのも第２図におけると同じである。ピンダ
イオードＩ）ｓ・ｌ）Ｓの接続点の一方はリング変調器
ＲＭの不平衡出力端に接続され、他方は直流阻止用の容
量Ｃに接続される。この接続点に抵抗Ｒ＝を介して制御
電圧■０が印加される。容量Ｃから出力信号ＳＯが出力
される。
第１図に示す実施例の動作について説明する。
制御電圧ＶｏによりピンダイオードＤ５ｅＩ）６の一方
は順バイアス、他方は逆バイアスとなり、順バイアスの
方は制御電圧■０により決定される抵抗性のインピーダ
ンス、逆バイアスの方は容量性の高インピーダンスと見
做せる。両インピーダンスは伝送路に直列に入るので、
逆バイアス側ピンダイオードの呈する容量性高インピー
ダンスを無視すれば、ピンダイオードＤ、＠ｌ）６も制
御電圧Ｖ。
は順バイアス、他方は逆バイアスとなり、順バイアスの
方は制御電圧■０により決定される抵抗性のインピーダ
ンス、逆バイアスの方は容量性の高インピーダンスと見
做せる。両インピーダンスは伝送路に直列に入るので、
逆バイアス側ピンダイオードの呈する容量性高インピー
ダンスを無視すれば、ピンダイオードＤ、＠ｌ）６も制
御電圧Ｖ。
で制御されるアッテネータとして動作する。ただし出力
位相反転機能はない。
位相反転機能はない。
さて、リング変調器ＲＭは入力信号８■を制御電圧Ｖｏ
で制御される振幅・極性にして出力し、これをピンダイ
オードＤ５・Ｄ６は上記のように制御電圧Ｖｏで制御さ
れる減衰量でさらに減衰し、出力信号Ｓｏとして出力す
る。総減衰量はリング変調器ＲＭによる減衰量とピンダ
イオードＤ５−Ｄ６によるそれとの和になる。
で制御される振幅・極性にして出力し、これをピンダイ
オードＤ５・Ｄ６は上記のように制御電圧Ｖｏで制御さ
れる減衰量でさらに減衰し、出力信号Ｓｏとして出力す
る。総減衰量はリング変調器ＲＭによる減衰量とピンダ
イオードＤ５−Ｄ６によるそれとの和になる。
すでに説明したように、リング変調器ＫＭにおける逆バ
イアスのピンダイオードは伝送路に並列に入る容量性イ
ンピーダンスと見做すことができ、一方ピンダイオード
１）５・Ｉ）６のうち逆バイアスの方は伝送路に直列に
入るＷｆｉＡ性インピーダンスと見做せるから、この直
列の容量性インピーダンスによる伝送位相特性１ユリン
グ変調器ＲＭの並列容量性インピーダンスによる伝送位
相特性の劣化を補償することになり、第１図に示す実施
例の伝送位相特性は良好である。
イアスのピンダイオードは伝送路に並列に入る容量性イ
ンピーダンスと見做すことができ、一方ピンダイオード
１）５・Ｉ）６のうち逆バイアスの方は伝送路に直列に
入るＷｆｉＡ性インピーダンスと見做せるから、この直
列の容量性インピーダンスによる伝送位相特性１ユリン
グ変調器ＲＭの並列容量性インピーダンスによる伝送位
相特性の劣化を補償することになり、第１図に示す実施
例の伝送位相特性は良好である。
次に第１図に示す実施例の最大減衰量について説明する
。
。
リング変調器１−ＬＭの最大減衰量は、制御電圧Ｖ。
を接地電位に等しくするとダイオードブリッジがバラン
スするので、理想状態では無限大になる。
スするので、理想状態では無限大になる。
しかし、ダイオードブリッジを構成するビンダイオード
の特性のばらつきや回路配線の対称性のずれなどにより
、たとえばＶｌ（Ｆ帝では最大減衰１・は４０ｄＢ程度
になる。一方ビンダイオードＤ５・Ｄ６による減衰１も
、両ダイオードが共に零バイアスになるとき、す々わち
制御電圧■０が接地電位に等しいとき最大となシ、最大
減衰ＩＩｉはビンダイオードＤ５・Ｄ６が零バイアス時
に呈する容量性インピーダンスの値で制限され、ＶＨＦ
では２０ｄＢ程度となる。したがって第１図に示す実施
例は、制御電圧Ｖｏが接地電位に等しくなるとき最大減
衰量をとシ、その値は第２図に示す従来例におけるより
２０ｄＢ程度向上する。
の特性のばらつきや回路配線の対称性のずれなどにより
、たとえばＶｌ（Ｆ帝では最大減衰１・は４０ｄＢ程度
になる。一方ビンダイオードＤ５・Ｄ６による減衰１も
、両ダイオードが共に零バイアスになるとき、す々わち
制御電圧■０が接地電位に等しいとき最大となシ、最大
減衰ＩＩｉはビンダイオードＤ５・Ｄ６が零バイアス時
に呈する容量性インピーダンスの値で制限され、ＶＨＦ
では２０ｄＢ程度となる。したがって第１図に示す実施
例は、制御電圧Ｖｏが接地電位に等しくなるとき最大減
衰量をとシ、その値は第２図に示す従来例におけるより
２０ｄＢ程度向上する。
以上、ダイオードとしてビンダイオードを用いる場合に
ついて本発明の詳細な説明したが、本発明はビンダイオ
ードを用いる場合に限定されるものテハなく、ＰＮジャ
ンクションダイオード・ショットキーダイオードなど他
種のダイオードを用いる場合にも適用できる。
ついて本発明の詳細な説明したが、本発明はビンダイオ
ードを用いる場合に限定されるものテハなく、ＰＮジャ
ンクションダイオード・ショットキーダイオードなど他
種のダイオードを用いる場合にも適用できる。
以上詳細に説明したように本発明のアッテネータスイッ
チは、リング変調器に二つのダイオードを逆極性に並列
接続した回路を付加するという手段を用いるので、伝送
位相特性が良好であるという効果があり、また最大減衰
量が向上するという効果がある。
チは、リング変調器に二つのダイオードを逆極性に並列
接続した回路を付加するという手段を用いるので、伝送
位相特性が良好であるという効果があり、また最大減衰
量が向上するという効果がある。
第１図は、本発明のアッテネータスイッチの一実施例を
示す回路図、 第２図は、従来のアッテネータスイッチの一例を示す回
路図である。 Ｄ５＠Ｄ、・・・・・・ビンダイオード、ＲＭ・・・・
・・リング変調器。 察 ＩＷＪ ヰ ２ｍＩ
示す回路図、 第２図は、従来のアッテネータスイッチの一例を示す回
路図である。 Ｄ５＠Ｄ、・・・・・・ビンダイオード、ＲＭ・・・・
・・リング変調器。 察 ＩＷＪ ヰ ２ｍＩ
Claims (1)
- 【特許請求の範囲】 制御信号により入力信号の振幅および極性を制御して出
力するリング変調器を備えるアッテネータスイッチにお
いて、 二つのダイオードを互に逆極性に並列接続し前記リング
変調器に直列接続することを特徴とするアッテネータス
イッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041285A JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15041285A JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6210921A true JPS6210921A (ja) | 1987-01-19 |
| JPH0554730B2 JPH0554730B2 (ja) | 1993-08-13 |
Family
ID=15496378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15041285A Granted JPS6210921A (ja) | 1985-07-08 | 1985-07-08 | アツテネ−タスイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6210921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8141227B2 (en) | 2002-11-29 | 2012-03-27 | Kabushiki Kaisha Hitachi Seisakusho | Assembly of sheet materials, tube assembly, drawing method and tools for drawing |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431215A (en) * | 1977-08-15 | 1979-03-08 | Fujitsu Ten Ltd | Automatic channel selector |
-
1985
- 1985-07-08 JP JP15041285A patent/JPS6210921A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431215A (en) * | 1977-08-15 | 1979-03-08 | Fujitsu Ten Ltd | Automatic channel selector |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8141227B2 (en) | 2002-11-29 | 2012-03-27 | Kabushiki Kaisha Hitachi Seisakusho | Assembly of sheet materials, tube assembly, drawing method and tools for drawing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554730B2 (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270904A (en) | Switching power apparatus with 3-state driver | |
| EP0547814B1 (en) | Balanced line driver for local area networks or the like | |
| JPS60134651A (ja) | 差動信号ドライバ | |
| US4829272A (en) | Electromagnetic variable delay line system | |
| US4016516A (en) | Reflective signal controller | |
| JPH0226883B2 (ja) | ||
| US4583232A (en) | Carrier current digital data transceiver | |
| GB2095493A (en) | Three state circuit | |
| JPS6210921A (ja) | アツテネ−タスイツチ | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| US4588902A (en) | Analog switching circuit with Zener diode input clamp | |
| US3813560A (en) | Current mode switch for high speed digital-to-analog conversion | |
| JPH0648990Y2 (ja) | トリガ信号発生回路 | |
| JPH04275473A (ja) | レーザダイオード駆動回路 | |
| JPH0528824Y2 (ja) | ||
| JPH056640Y2 (ja) | ||
| JP2659204B2 (ja) | ダイオードスイッチ回路 | |
| JPS6110340Y2 (ja) | ||
| JPH04175014A (ja) | 送信出力制御回路 | |
| JPH0129870Y2 (ja) | ||
| GB2076261A (en) | Speech direction detection circuits | |
| WO2023275339A1 (en) | High-speed opto-coupler circuit | |
| SU972524A1 (ru) | Амплитудный селектор | |
| SU1262686A1 (ru) | Преобразователь частоты | |
| JPH0292044A (ja) | 伝送回路 |