JPS62101065A - Integrated circuit - Google Patents
Integrated circuitInfo
- Publication number
- JPS62101065A JPS62101065A JP23940785A JP23940785A JPS62101065A JP S62101065 A JPS62101065 A JP S62101065A JP 23940785 A JP23940785 A JP 23940785A JP 23940785 A JP23940785 A JP 23940785A JP S62101065 A JPS62101065 A JP S62101065A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- output
- terminals
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関するもので、特に、集積回路内部
の信号状態を、少ない外部端子で測定可能な集積回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an integrated circuit, and in particular to an integrated circuit in which signal states within the integrated circuit can be measured with a small number of external terminals.
従来、集fi′1回路内部の状態を知る方法としては、
測定点の信号を直接集F1“1回路の外1jls Q;
lI!子に出力し、この測定点の状態を知る第1の方法
と、また、集積回路内にマイクロプロセッサを内蔵する
場合、一度測定点の状態をマイクロプロセッサに人力し
た後、このマイクロプロセッサを介して、集積回路の外
部端子に出力する様にマイクロプロセッサに命令を実行
させる第2の方法とがあった。Conventionally, the method of knowing the internal state of the integrated fi'1 circuit is as follows:
Directly collect the signal at the measurement point F1 "1 jls outside the circuit Q;
lI! The first method is to output the state of the measurement point to the microprocessor, and if the integrated circuit has a built-in microprocessor, the state of the measurement point is input manually to the microprocessor, and then There was a second method of having the microprocessor execute instructions so as to output them to external terminals of the integrated circuit.
しかし、前述の第1の方法では、測定点の状態を直接見
られる長所があるが、測定点を増加させたい場合、増加
させる分だけ集積回路の外部端子を増やす必要があると
言う欠点がある。However, although the above-mentioned first method has the advantage of directly observing the state of the measurement points, it has the disadvantage that if you want to increase the number of measurement points, you will need to increase the number of external terminals on the integrated circuit. .
又、第2の方法では、測定点を増加させたい場合、マイ
クロプロセッサに入力する測定点の選択条件を増加させ
るとともにマイクロプロセッサで実行させる命令を変更
させるだけで良く、外部端子を増やす必要がないと言う
長所があるが、マイクロプロセッサを介して内部の測定
点の状態を見ているため、マイクロプロセ・ンサが測定
点を→ノーンブリングー4−る時間より短い時間間隔で
測定点の状態が変化した場合、外部端子でその変化を見
る事が出来ないと言う欠点と、このマイクロプロセッサ
の動作が不良になった場合、測定点の状態が外部端子で
全く見られないと言う欠点があった。In addition, in the second method, if you want to increase the number of measurement points, you only need to increase the measurement point selection conditions input to the microprocessor and change the instructions to be executed by the microprocessor, and there is no need to increase the number of external terminals. However, since the state of the internal measurement point is checked via the microprocessor, the state of the measurement point can be changed at a time interval shorter than the time it takes for the microprocessor to change the measurement point. There are two disadvantages: if the microprocessor changes, the change cannot be seen at the external terminal, and if the microprocessor malfunctions, the state of the measurement point cannot be seen at all at the external terminal. .
本発明の集積回路は、シフトレジスタと、このソフトレ
ジスタにクロックを供給する第1外部端子と、前記シフ
トレジスタにデータを供給するた釣の第2外部端子と、
前記シフトレジスタの内容により、あらかじめ決定され
た内部の複数個の測定点を選択する選択回路と、この選
択回路により選択された測定点の値を外部に出力する外
部端子とを少なくとも備え、これら端子および回路を同
一チップ上に形成したことを特徴とするものである。The integrated circuit of the present invention includes a shift register, a first external terminal for supplying a clock to the soft register, and a second external terminal for supplying data to the shift register.
It comprises at least a selection circuit that selects a plurality of internal measurement points determined in advance according to the contents of the shift register, and an external terminal that outputs the value of the measurement point selected by this selection circuit to the outside. and a circuit are formed on the same chip.
〔実施例〕 以下図面を参照しながら本発明の実施例を詳述する。〔Example〕 Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は、本発明集積回路の一実施例の内部回路を表わ
す。第1図に示す集積回路100は3個の入力端子<I
NN、2および3.2個の出力端子(Ol、1T)5お
よび6、第1〜第4 ANDゲー)10〜X3、[ll
Rゲート20、シフトレジスタを構成する第1および第
2のフリップフロップ(F/F) 30および31、な
らびにカコケード接続された第1〜第5回路ブロック(
CT ) 50.60.70.80.90より構成され
ている。FIG. 1 represents the internal circuitry of one embodiment of the integrated circuit of the present invention. The integrated circuit 100 shown in FIG.
NN, 2 and 3.2 output terminals (Ol, 1T) 5 and 6, 1st to 4th AND game) 10 to X3, [ll
R gate 20, first and second flip-flops (F/F) 30 and 31 constituting a shift register, and first to fifth circuit blocks (
CT) It is composed of 50.60.70.80.90.
次に動作を説明すると、この集積回路100は、第1入
力端子1よりデータを人力し、第1回路ブロック50で
人力したデータの処理した結果を後段の第2回路ブロッ
ク60に人力し、同様にデータ処理した結果を後続の第
3回路ブロック70、第4回路ブロック80、および第
5回路ブロック90と順次入力し、最後の第5回路ブロ
ック90の出力結果を出力端子5より外部に出力する構
造になっている。Next, to explain the operation, this integrated circuit 100 manually inputs data from the first input terminal 1, and inputs the result of processing the data manually inputted in the first circuit block 50 to the second circuit block 60 in the subsequent stage, and similarly The results of the data processing are sequentially input to the subsequent third circuit block 70, fourth circuit block 80, and fifth circuit block 90, and the output result of the last fifth circuit block 90 is outputted to the outside from the output terminal 5. It has a structure.
ことろで第1の入力端子1から人力した値に対して出力
端子5から出力した値が予想していた値と異なっていた
場合、どの回路ブロックでの処理動作が態かったのかを
調べる必要があり、まず、第2の入力端子2を0″にし
、第3の入力端子3にパルスを2発人力し、ソフトレジ
スタの第1フリシブフロツプ30及び第2フリツプフロ
ツプ31をリセットする。この結果、第3のANDゲー
ト12のゲートがONになり、第2の回路ブロック60
の出力がこのANDゲート12およびORゲート20を
通って出力端子6に出力され、第2の回路ブロック60
の出力内容を集積回路100の外部より見る事が可能と
なる。同様にして、第2入力端子2を1″にし、第3入
力端子3にパルスを1発人力すると、第4ANDゲート
13のゲートがONになり、第1の回路ブロック50の
出力がこのANDゲート13、および(1111ゲート
20を通って出力端子6に出力され、これによって第1
の回路ブロック50の出力内容を外部より見る事が可能
となる。以上のようにシフトレジスタの第1フリシブフ
ロツプ30及び第27リツプフロンプ31にセットする
値を、入力端子2にセットする値を変えるlrにより変
化させ、第1回路ブロック50.第2回路ブロック60
.第3回路ブロック70゜第4回路ブロック80の各出
力を選択して、0[1ゲート−20を通して出力端子6
に出力する事が可能となり、各回路ブロック80の出力
内容を集積回路100の外部より見る事が可能となる。If the value output from output terminal 5 is different from the expected value compared to the value manually input from first input terminal 1, it is necessary to investigate which circuit block has changed its processing operation. First, the second input terminal 2 is set to 0'', two pulses are applied to the third input terminal 3, and the first flip-flop 30 and the second flip-flop 31 of the soft register are reset. The gate of the AND gate 12 of 3 is turned on, and the second circuit block 60
The output of
It becomes possible to view the output contents from outside the integrated circuit 100. Similarly, when the second input terminal 2 is set to 1'' and one pulse is applied to the third input terminal 3, the gate of the fourth AND gate 13 is turned on, and the output of the first circuit block 50 is 13, and (1111) is outputted to the output terminal 6 through the gate 20, thereby the first
It becomes possible to view the output contents of the circuit block 50 from the outside. As described above, the values set in the first flip-flop 30 and the twenty-seventh flip-flop 31 of the shift register are changed by lr, which changes the value set in the input terminal 2, and the first circuit block 50. Second circuit block 60
.. The third circuit block 70° selects each output of the fourth circuit block 80 and passes the output terminal 6 through the 0[1 gate -20.
The output contents of each circuit block 80 can be viewed from outside the integrated circuit 100.
以上説明したように本発明の集積回路によれば、最低3
個の端子を付加することにより、あらかじめ決定された
集積回路内部の複数個の測定点の実際の状態を、集積回
路が動作中に、外部より見る事が可能となるとともに、
集積回路内部の測定点を増加させた場合でも、外部端子
を増加させる必要がないと言う効果がある。As explained above, according to the integrated circuit of the present invention, at least 3
By adding these terminals, it becomes possible to view the actual status of multiple predetermined measurement points inside the integrated circuit from the outside while the integrated circuit is operating.
Even if the number of measurement points inside the integrated circuit is increased, there is no need to increase the number of external terminals.
第1図は、本発明の一実施例を示す内部回路のブロック
線図である。
1〜3 ・・・・・・入力端子
5.6 ・・・・・・出力端子
10〜13 ・・・・・・第1〜第4 AND
ゲート20 ・・・・・ORゲート30
、 31 ・・・ 第1.第2フリップフ口ゾ
プ50、60.70.80.90・・・・・・第1〜第
5回路ブロンク・100 ・・・・・集積回
路代理人 弁理士 岩 佐 義 幸
第1図FIG. 1 is a block diagram of an internal circuit showing one embodiment of the present invention. 1 to 3...Input terminal 5.6...Output terminal 10 to 13...1st to 4th AND
Gate 20 ...OR gate 30
, 31... 1st. 2nd flip flop 50, 60.70.80.90...1st to 5th circuit bronc 100...Integrated circuit agent Patent attorney Yoshiyuki Iwasa Figure 1
Claims (1)
クを供給するための第1外部入力端子と、前記シフトレ
ジスタにデータを供給するための第2外部入力端子と、
前記シフトレジスタの内容によって、予め決定された内
部の複数個の測定点を選択する選択回路と、この選択回
路によって選択された前記測定点における値を外部に導
出する外部出力端子とを少なくとも備え、これら端子お
よび回路を同一半導体チップ上に形成したことを特徴と
する集積回路。(1) a shift register, a first external input terminal for supplying a clock to the shift register, and a second external input terminal for supplying data to the shift register;
At least a selection circuit that selects a plurality of predetermined internal measurement points according to the contents of the shift register, and an external output terminal that outputs the value at the measurement point selected by the selection circuit to the outside, An integrated circuit characterized in that these terminals and circuits are formed on the same semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23940785A JPS62101065A (en) | 1985-10-28 | 1985-10-28 | Integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23940785A JPS62101065A (en) | 1985-10-28 | 1985-10-28 | Integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62101065A true JPS62101065A (en) | 1987-05-11 |
Family
ID=17044313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23940785A Pending JPS62101065A (en) | 1985-10-28 | 1985-10-28 | Integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62101065A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125956A (en) * | 1988-07-13 | 1990-05-14 | Hitachi Ltd | Electromagnetic type fuel injection valve |
US5301879A (en) * | 1991-06-06 | 1994-04-12 | Toyota Jidosha Kabushiki Kaisha | Fuel injection device for an internal combustion engine |
-
1985
- 1985-10-28 JP JP23940785A patent/JPS62101065A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02125956A (en) * | 1988-07-13 | 1990-05-14 | Hitachi Ltd | Electromagnetic type fuel injection valve |
US5301879A (en) * | 1991-06-06 | 1994-04-12 | Toyota Jidosha Kabushiki Kaisha | Fuel injection device for an internal combustion engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
JPS63263480A (en) | Semiconductor integrated logic circuit | |
JPS6114203Y2 (en) | ||
JPS63158475A (en) | Logical integrated circuit of scan pass system | |
JPS62101065A (en) | Integrated circuit | |
JPS5822458A (en) | Integrated circuit | |
JPH01165979A (en) | Logical integrated circuit | |
JPH069516Y2 (en) | Gate array | |
JP2953713B2 (en) | Semiconductor integrated circuit | |
JPS61123914A (en) | Reset system | |
JPH05196757A (en) | Delay time measuring circuit | |
JPH1010194A (en) | Semiconductor integrated circuit | |
JPS6252837B2 (en) | ||
JPS61126821A (en) | Logic lsi circuit | |
JPH04220575A (en) | Integrated circuit device | |
JPH02183178A (en) | Semiconductor device | |
JPH04242178A (en) | Ring oscillator circuit | |
JPS62265581A (en) | Semiconductor integrated logic circuit | |
JPS63255672A (en) | Test circuit for circuit block | |
JPS61117627A (en) | Diagnostic circuit of logic circuit | |
JPS59191340A (en) | Test-facilitating circuit | |
JPS63175784A (en) | Semiconductor integrated circuit device | |
JPH01192215A (en) | Semiconductor integrated logic circuit | |
JPH01257362A (en) | Semiconductor device | |
JPH0210175A (en) | Semiconductor integrated circuit having test terminal |