JPS62101051A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JPS62101051A
JPS62101051A JP60241156A JP24115685A JPS62101051A JP S62101051 A JPS62101051 A JP S62101051A JP 60241156 A JP60241156 A JP 60241156A JP 24115685 A JP24115685 A JP 24115685A JP S62101051 A JPS62101051 A JP S62101051A
Authority
JP
Japan
Prior art keywords
welding
metallic
cap
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60241156A
Other languages
English (en)
Other versions
JPH0337303B2 (ja
Inventor
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60241156A priority Critical patent/JPS62101051A/ja
Publication of JPS62101051A publication Critical patent/JPS62101051A/ja
Publication of JPH0337303B2 publication Critical patent/JPH0337303B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、混成集積回路装置の製造方法に関する。
［発明の技術的背景とその問題点］ 従来から混成集積回路装置の気密封止方法としては、ア
ルミナ等のセラミックス多層配線基板上の周辺部に気密
封土用の導体パターンを形成し、この導体パターン上に
金属製キャップを半田により装着する、いわゆる半田封
止法が一般的に用いられている。
この方法は、混成集積回路装置か封止後電気的機能検査
により不良と判定されても半田の融点以上に加熱すれば
金属製キャップを容易に取りはずすことができるので、
電気的機能検査により不良チップ部品を発見し、修理ら
しくは交換したのら、再度金ＦＡ製キャップを半田によ
り気密封止して再使用できるという利点があった。
しかしながら高温環境下で動作する必要のある混成集積
回路装置では、半［ｌと多層配線基板上の導体パターン
との間に拡散か生じて接合部分の強度が低下するという
問題があった。
このためシーム溶接やレーザ溶接等の溶接法により気密
封止することが検討されているが、この方法では一旦溶
接法により気密封止すると混成集積回路装置が故障して
も修復が不可能で破棄せざるを得ないという問題があっ
た。特に近年の大型化、高密度化された混成集積回路装
置は非常に高価であるところから修復可能な製造方法が
望まれていた。
［発明の目的］ 本発明はこのような問題に対処してなされたもので、故
障があっても修復可能な、溶接法による混成集積回路装
置の！！造六方法提供することを目的とする。
［発明の概要］ すなわち本発明の混成集積回路装置の製造方法は、チッ
プ部品のマウントされた多層配線基板に金属製キャップ
をかぶせ、溶接により前記キャップを基板上に固定し、
気密封止して混成集積回路装置を製造するにあたり、前
記チップ部品をマウントする前に多層配線基板上に０．
５ｍｍ以上の金属製ウェルドリングを接着し、チップ部
品をマウントした後前記金属製ウェルドリングに金属製
キャップをかぶせて溶接することを特徴としている。
本発明における金属製ウェルドリングは、溶接後の金属
製キャップの開封を可能ならしめるもので、開封はこの
金属製ウェルドリングと金属製キャップとの溶接部を機
械的に研磨し、金属製キャップを破壊して行なう。なお
、研磨時には金属製ウェルドリングも研磨されることに
なるので、数回の研磨分を見込んで金属製ウェルドリン
グの厚さを０．５＋ｎｍ以上とする必要がある。
し発明の実施例］ 次に本発明の実施例について説明する。
第１図は本発明方法の一実施例を示す工程図、第２図は
本発明方法により、製造された混成集積回路装置の断面
図、第３図は第２図のＡ部を拡大して示す断面図である
。
本発明においては、まずアルミナ等の多層配線基板１を
形成しく第１の工程）、この多層配線基板１上の導体パ
ターン２に金属製ウェルドリング３を銀ろう等の接着剤
４により装着する（第２の工程）。次に金属製ウェルド
リンク３内の多層配線基板１表面の導体パッドに複数の
チップ部品５をマウントし、ボンディング（第３の工程
）した後、電気的ｉ能検査（第４の工程）を行なう。続
いてシーム溶接あるいはレーザ溶接等の溶接法で金属製
キャップ６を金属製ウェルドリング３に接合して気密封
止する（第５の工程）。なお金属製ウェルドリングはコ
バールあるいはＦｅ／Ｎｉ４２アロイ製の厚さを０．５
ｍｍ以上形成したものが採用されている。
このようにして製造した混成集積回路装置にエージング
を施して、電気的機能検査を施して故障を検出し、溶接
部７を機械的に研磨して、金属製キャップを開封する（
第６の工程）。続いて電気的機能検査を実施して不良チ
ップ部品を捜し、良品チップ部品と交換あるいは修理し
た後（第７の工程）、再度新しい金属製キャップを金属
製ウェルドリングに溶接して気密封止する（第８の工程
）以上の工程により故障混成集積回路装置を修理するこ
とができる。
［発明の効果］ 以上説明したように本発明方法によれば、溶接法による
気密封止構造の混成集積回路装置が故障しても破棄しな
いですみ、修理、修復により再度使用可能となる。した
がって、高信頼性、高耐熱性のシステムあるいはサブシ
ステムレベルの比較的高価な混成集積回路装置の歩留り
が向上し、市場へ安価に供給することが可能となる。
【図面の簡単な説明】
第１図は本発明方法を示す工程図、第２図は本発明方法
により製造された混成集積回路装置の断面図、第３図は
第２図のＡ部を拡大した断面図である。 １・・・・・・・・・多層配線基板 ２・・・・・・・・・導体パターン ３・・・・・・・・・金属製ウェルドリング４・・・・
・・・・・接着剤 ５・・・・・・・・・チップ部品 ６・・・・・・・・・金属製キャップ ７・・・・・・・・・溶接部 出願人　　　　　株式会社　東　芝 代理人弁理士　　須　山　佐　− 第１図 第２図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）チップ部品のマウントされた多層配線基板に金属
    製キャップをかぶせ、溶接により前記キャップを基板上
    に固定し、気密封止して混成集積回路装置を製造するに
    あたり、前記チップ部品をマウントする前に多層配線基
    板上に０．５ｍｍ以上の金属製ウエルドリングを接着し
    、チップ部品をマウントした後前記金属製ウエルドリン
    グに金属製キャップをかぶせて溶接することを特徴とす
    る混成集積回路装置の製造方法。
  2. （２）金属製キャップをかぶせて溶接した後電気的機能
    検査を施して故障を検出し、しかる後金属製キャップの
    溶接部を研磨により除去し不良チップを修理して、再度
    金属製ウェルドリング上に金属キャップを溶接すること
    を特徴とする特許請求の範囲第１項記載の混成集積回路
    装置の製造方法。
JP60241156A 1985-10-28 1985-10-28 混成集積回路装置の製造方法 Granted JPS62101051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60241156A JPS62101051A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60241156A JPS62101051A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62101051A true JPS62101051A (ja) 1987-05-11
JPH0337303B2 JPH0337303B2 (ja) 1991-06-05

Family

ID=17070094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60241156A Granted JPS62101051A (ja) 1985-10-28 1985-10-28 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62101051A (ja)

Also Published As

Publication number Publication date
JPH0337303B2 (ja) 1991-06-05

Similar Documents

Publication Publication Date Title
US5137836A (en) Method of manufacturing a repairable multi-chip module
KR100278093B1 (ko) 반도체장치에탄성접촉구조물을장착하는방법
KR100335168B1 (ko) 반도체 장치에 일시 접속후 영구 접속하는 방법
JPH0831672B2 (ja) 電気伝導パスの同時形成方法及びボンディングチップ
JP2003188294A (ja) 電子部品の製造方法
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
US5677203A (en) Method for providing known good bare semiconductor die
JP2001024085A (ja) 半導体装置
JPH10275826A (ja) 半導体装置およびその製造方法
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JPS62101051A (ja) 混成集積回路装置の製造方法
JPS62245640A (ja) 半導体装置の製造方法および装置
RU2134466C1 (ru) Носитель кристалла ис
JPS5925378B2 (ja) 電子部品の実装方法
KR100350758B1 (ko) 반도체 장치 및 그 제조 공정
JP2798040B2 (ja) 半導体装置の製造方法
JPS62101044A (ja) 混成集積回路装置の製造方法
JP2913912B2 (ja) 回路断線の修理方法
JP3036455B2 (ja) 半導体装置の製造方法
JPH09148380A (ja) 半導体装置
JPH0590430A (ja) 大規模集積回路
JPH0567727A (ja) 半導体装置用回路基板
JP2001085596A (ja) 段差式パッケージ
JPH0337305B2 (ja)
JPH05226486A (ja) パッケージ半導体装置とその不良修復方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term