JPS619780A - Numerical value setting circuit - Google Patents
Numerical value setting circuitInfo
- Publication number
- JPS619780A JPS619780A JP13041584A JP13041584A JPS619780A JP S619780 A JPS619780 A JP S619780A JP 13041584 A JP13041584 A JP 13041584A JP 13041584 A JP13041584 A JP 13041584A JP S619780 A JPS619780 A JP S619780A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- numerical value
- time
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の技術分野）
本発明はキー操作による数値設定回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION (Technical Field of the Invention) The present invention relates to a numerical value setting circuit using key operations.
（発明の背景）
キー操作による数値設定方式としては、り１）テンキー
タイプ、（２）インクリメントタイプ、（３）デクリメ
ントタイプ、（４）インクリメント・デクリメントタイ
プの４種類がある。(Background of the Invention) There are four types of numerical value setting methods using key operations: 1) numeric keypad type, (2) increment type, (3) decrement type, and (4) increment/decrement type.
（１）のテンキータイプへは０から９迄の各々専用のキ
ーを備えるものである。（２）のインクリメントタイプ
とはオン・オフキーを所定時間以上オンし続けると一定
時間毎に数値が増加するもので、最高設定値に達つした
後に最低値に戻って再度増加するという動作を繰り返す
ものである。（３）のデクリメントタイプとはオン・オ
フキーを所定時間以上オンし続けると一定時間毎に数値
が減少するもので、最低設定値に達つした後の動作は前
記（２）のインクリメントタイプと同様である。（４）
のインクリメント・デクリメントタイプとはインクリメ
ント用、デクリメント用各々専用のオン・オフキー或い
ハ両側モメンタリーセンターオフスイッチキーを所定時
間以上増加又は減少いずれかの方向に操作し続けると一
定時間毎に数値が増加又は減少するものである。The numeric keypad type (1) is provided with dedicated keys for each of the numbers 0 to 9. The increment type (2) means that when the on/off key is kept on for more than a predetermined period of time, the value increases at regular intervals, and after reaching the highest setting value, it returns to the lowest value and increases again, repeating the operation. It is something. The decrement type (3) is one in which the value decreases at regular intervals when the on/off key is kept on for more than a predetermined time, and the operation after reaching the minimum setting is the same as the increment type (2) above. It is. (4)
What is the increment/decrement type? If you continue to operate the on/off keys dedicated to increment and decrement, or the momentary center off switch keys on both sides in either the direction of increase or decrease for a predetermined period of time, the numerical value will change at regular intervals. It is something that increases or decreases.
尚上記（２）〜（４）のタイプを以下単にワンキータイ
プと称することとする。The types (2) to (4) above will hereinafter be simply referred to as one-key types.
ここで前記（１）のテンキータイプは設定数値の桁数が
多くても短時間で数値設定ができる反面１０個のキーを
配置する為キーの占有面積が大となると共に回路が複雑
化するという欠点があった。Here, the numeric keypad type mentioned in (1) above can set values in a short time even if the number of digits is large, but on the other hand, since 10 keys are arranged, the area occupied by the keys becomes large and the circuit becomes complicated. There were drawbacks.
一方、前記（２）〜（４）のワンキータイプはキー配置
の為の面積は小さく、回路も比較的簡単で済む反面設定
数値の桁数が多い場合数値設定に時間が掛かる場合があ
るという欠点があった。On the other hand, the one-key type described in (2) to (4) above requires a small area for the key arrangement and the circuit is relatively simple, but the disadvantage is that it may take time to set the numerical value if the number of digits is large. was there.
（発明の目的）
本発明は上記欠点を解決するものでワンキルタイプの数
値設定方式に於いて短時間で数値設定を可能とすること
を目的とする。(Object of the Invention) The present invention solves the above-mentioned drawbacks and aims to enable numerical value setting in a short time in a one-kill type numerical value setting method.
（発明の概要）
本発明はキーを操作し続けた時間に応じて数値の変更速
度を速くすることを技術的要点としている。(Summary of the Invention) The technical point of the present invention is to increase the speed at which numerical values change depending on the length of time a key is continuously operated.
（実施例） 第１図は本発明による数値設定回路の一実施例を示す。(Example) FIG. 1 shows an embodiment of a numerical value setting circuit according to the present invention.
１は両側モーメンタリ−・センターオフスイッチで６ｐ
、２，３はその出力端子である。該出力端子２，３は各
々抵抗Ｒ１１１Ｒ１０を介して正電圧電源＋Ｖに接続さ
れている。ＮＡＮＤＩ 、 ２はナン）”ゲー ト、Ｉ
ＮＶＬ２はインバーター 、ＡＳ １〜４け双方向アナ
ログスイッチである。1 is a 6-pin momentary center off switch on both sides.
, 2 and 3 are its output terminals. The output terminals 2 and 3 are each connected to a positive voltage power supply +V via a resistor R111R10. NANDI, 2 is NANDI)”gate, I
NVL2 is an inverter and AS 1-4 bidirectional analog switch.
前記出力端子２，３はさらにチャタリング防止回路１９
．２０を介してＮＡＮＤｌの入力４，５に各々接続され
ている。１７はアップダウンカウンターでるシ１８は該
カウンター１７の出力によって作動する数値表示器であ
る。前記ＮＡＮＤｌの入力５はカウンタ１７のアップ・
ダウン制御を行なうアップダウン（Ｕ／Ｄ ）入力端子
１５に接続されている。The output terminals 2 and 3 are further connected to a chattering prevention circuit 19.
．． 20 to inputs 4 and 5 of NANDl, respectively. 17 is an up/down counter; 18 is a numerical display operated by the output of the counter 17; The input 5 of the NANDl is the up/down signal of the counter 17.
It is connected to an up/down (U/D) input terminal 15 that performs down control.
前記ＮＡＮＤｌの出力６はＮＡＮＤ２の一方の入カドす
る。ＮＡ、ＮＤ２ 、 ｒＮＶｘ 、抵抗Ｒ１及びＲ５
ｇ ：７ンデンサＣＩＶＣよってパルス発生回路ＰＣが
形成される。また、ＮＡＮＤｌの出力６はＩＮＶ２にも
入力される。該ＩＮＶ２及び双方向アナログスイッチＡ
ＳＩ〜４及び該アナログスイッチＡＳ２〜ＡＳ４に各々
接続された。抵抗Ｒ２〜Ｒ４及び正電源子ｖとアース間
に直列接続された抵抗Ｒ６〜Ｒ８とコンデンサＣ≦によ
ってパルス周波数すなわちカウント速度を可変とするカ
ウント速度設定回路Ｑが形成されている。カウント速度
設定回路Ｑは、前記アナログスイッチＡＳ２〜４の一方
の入出力端子２１．３１．４１にそれぞれ接続された抵
抗Ｒ２，Ｒ３，Ｒ４を並列にしてパルス発生回路ＰＣの
端子１０に、また他方の入出力端子２２ 、３２ 。The output 6 of the NANDl is input to one of the NAND2. NA, ND2, rNVx, resistors R1 and R5
g: A pulse generation circuit PC is formed by the seven capacitors CIVC. Further, the output 6 of NANDl is also input to INV2. The INV2 and bidirectional analog switch A
SI~4 and the analog switches AS2~AS4, respectively. A counting speed setting circuit Q that varies the pulse frequency, that is, the counting speed is formed by the resistors R2 to R4, the resistors R6 to R8 connected in series between the positive power supply terminal v and the ground, and the capacitor C≦. The count speed setting circuit Q connects the resistors R2, R3, and R4 connected in parallel to the input/output terminals 21, 31, and 41 of one of the analog switches AS2 to AS4, respectively, to the terminal 10 of the pulse generating circuit PC, and connects the other terminal to the terminal 10 of the pulse generating circuit PC. input/output terminals 22 and 32.
４２はパルス発生回路ＰＧの端子８に接続されている。42 is connected to the terminal 8 of the pulse generation circuit PG.
パルス発生回路ＰＧの出力９はカウンタ１７のクロック
パルス入力端子１６に接続されており、カウンタ１７の
出力は数値表示器１８に表示される。The output 9 of the pulse generation circuit PG is connected to the clock pulse input terminal 16 of the counter 17, and the output of the counter 17 is displayed on the numerical display 18.
次に第１図の数値設定回路の動作を説明する。Next, the operation of the numerical value setting circuit shown in FIG. 1 will be explained.
先ずスイッチ１がオフの時、ＮＡＮＤＩの出力６はロー
■レベルであり、パルス発生回路ＰＧは作動せず、また
、カウント速度設定回路ＱのコンデンサＣ２は双方向ア
ナログスイッチＡＳ１がオンしているため零電位であシ
、直列接続された抵抗Ｒ６〜Ｒ８の各接続点２４〜３４
は抵抗Ｒｂ−Ｒ８で電源電圧＋Ｖを抵抗分圧した電位と
なっている。First, when switch 1 is off, NANDI output 6 is at low level, pulse generation circuit PG does not operate, and capacitor C2 of count speed setting circuit Q is turned on because bidirectional analog switch AS1 is on. Connection points 24 to 34 of resistors R6 to R8 connected in series at zero potential
is a potential obtained by dividing the power supply voltage +V by a resistor Rb-R8.
ここで接続点２４の電位は双方向アナログスイッチＡＳ
２のス１／ツショルド電位よシ低く設定しておく。Here, the potential of the connection point 24 is the bidirectional analog switch AS
Set it lower than the threshold potential of 2.
さて、スイッチ１がオンされた場合の説明に移るが、数
値がインクリメントされるかデクリメントされるかはカ
ウンタ１７の宛入力１５の１７ベルがハイ０かロー■か
だけで決まるため、ここではインクリメントの場合のみ
説明する。Now, moving on to the explanation when switch 1 is turned on, whether the numerical value is incremented or decremented is determined only by whether the 17th bell of the destination input 15 of the counter 17 is high 0 or low. Only the case will be explained.
スイッチ１をオンした後の時間に対する直列接続された
抵Ｐｊｒ、Ｒ６〜Ｒ８の各接続点２４，３４．４４の各
電位の変化を第２図に、数値入力速度の変化を第３図に
それぞれ示す。スイッチ１をオンした瞬間ＮＡＮＤＩの
出力６はＨレベルとなシ、パルス発生回路ＰＧが作動開
始される。同時に、ＩＮＶ２の出力１４すなわち双方向
アナログスイッチＡＳＩのオン・オフ制御入力端子１３
がＬレベルとなり、入出力端子１１と１２は非導通にな
るため・抵抗Ｒ６とＲフ・Ｒ７とＲ８・Ｒ８と：＋７デ
′すＣ２の各接続点２４．３４．４４の各電位は第２図
に示す如く抵抗Ｒ６〜Ｒ８及びコンデンサＣ２で決まる
時定数で次第に電源電圧＋■に近づく。それによって、
最初に接続点２４の電位が双方向アナログスイッチＡＳ
２のオン・オン制御入力端子２３のスレッショルド電位
ＶＴＨを超え、Ｈレベルになり入出力端子２１と２２が
導通ずるが、それまでの時間が第２図、第３図に示すＴ
、である。Figure 2 shows the changes in the potential at the connection points 24, 34.44 of the series-connected resistors Pjr and R6 to R8 over time after turning on the switch 1, and Figure 3 shows the changes in the numerical input speed. show. The moment the switch 1 is turned on, the NANDI output 6 goes to H level and the pulse generation circuit PG starts operating. At the same time, the output 14 of INV2, that is, the on/off control input terminal 13 of the bidirectional analog switch ASI
becomes L level, and the input/output terminals 11 and 12 become non-conductive. Therefore, the potentials of the connection points 24, 34, and 44 of C2 are As shown in FIG. 2, the voltage gradually approaches the power supply voltage +■ with a time constant determined by the resistors R6 to R8 and the capacitor C2. Thereby,
Initially, the potential at the connection point 24 is the bidirectional analog switch AS.
2 exceeds the threshold potential VTH of the on-on control input terminal 23 and becomes H level, causing the input/output terminals 21 and 22 to become conductive.
, is.
したがって該時間Ｔ１はスイッチ１がオフ時の接続点２
４の電位と抵抗Ｒ６〜Ｒ８及びコンデサｃ２によって定
まシ、その時間ＴＩでの数値入力の速度は抵抗Ｒ１及び
コンデンサＣＩによって定まるパルス発生回路ＰＣのパ
ルス出力の周波数に依存する。Therefore, the time T1 is the connection point 2 when switch 1 is off.
The speed of numerical input at the time TI depends on the frequency of the pulse output of the pulse generating circuit PC, which is determined by the resistor R1 and the capacitor CI.
次に、双方向アナログスイッチＡＳ２の入出力端子２１
と２２が導通し始めてから、接続点３４の電位が双方向
アナログスイッチＡＳ３のオン・オフ制御入力端子３３
のスレッショルド電位ＶＴ）ｆを超え、Ｈレベルになり
入出力端子３１と３２が導通するまでの時間がＴ２であ
る。したがって時間Ｔ２はスイッチ１がオフ時の接続点
３４の電位と抵抗Ｒ６〜Ｒ８及びコンデンサｃ２Ｖｃよ
って定まり、該時間Ｔ２での数値入力速度は並列接続さ
れた抵抗Ｒ，、Ｒ２及びコンデンサＣＩによって定まる
。Next, the input/output terminal 21 of the bidirectional analog switch AS2
and 22 start conducting, the potential at the connection point 34 changes to the on/off control input terminal 33 of the bidirectional analog switch AS3.
The time required for the input/output terminals 31 and 32 to become conductive after exceeding the threshold potential VT)f is T2. Therefore, the time T2 is determined by the potential of the connection point 34 when the switch 1 is off, the resistors R6 to R8, and the capacitor c2Vc, and the numerical input speed at the time T2 is determined by the resistors R, , R2 and the capacitor CI connected in parallel.
その次に、双方向アナログスイッチＡＳ３の入出力端子
３１と３２が導通し始めてか呟接続点４４の電位が双方
向アナログスイッチＡＳ４のオン・オフ制御入力端子４
３のスレッショルドを位ｖＴ）［を超えＨレベルとなシ
入出力端子４１と４２が導通するまでの時間がＴ３であ
る。したがって時間Ｔ３は、スイッチ１がオフ時の接続
点４４の電位、すなわち零電位と抵抗Ｒ６〜Ｒ８及びコ
ンデンサＣ２によって定まり、その時間Ｔ３での数値入
力速度は並列接続され′ｆｃ抵抗抵抗−１〜Ｒ３コンデ
ンサＣ１に依存する。Next, the input/output terminals 31 and 32 of the bidirectional analog switch AS3 begin to conduct, and the potential of the connection point 44 changes to the on/off control input terminal 4 of the bidirectional analog switch AS4.
The time it takes for the input/output terminals 41 and 42 to become conductive when the voltage exceeds the threshold of 3 (vT) and becomes H level is T3. Therefore, the time T3 is determined by the potential of the connection point 44 when the switch 1 is off, that is, the zero potential, the resistors R6 to R8, and the capacitor C2, and the numerical input speed at that time T3 is connected in parallel with 'fc resistance -1 to Depends on R3 capacitor C1.
最後に双方向アナログスイッチＡＳ４の入出力端子４１
と４２が導通した後、スイッチｌがオフされるまでの時
間Ｔ４における数値入力速度は並列接続された抵抗Ｒ１
〜Ｒ４及びコンデンサＣ１に依存する。以上の説明で明
らかなように、電源＋Ｖとアース間に直列接続された抵
抗Ｒ６〜Ｒ８、コンデンサーＣ２、とアナログスイッチ
ＡＳ１とインバーターＩＮＶ２とによって操作キーが連
続して操作された時間を検出する連続操作時間検出回路
が構成され、又、パルス発生回路ＰＣと抵抗Ｒ，に選択
的に並列接続される抵抗Ｒ２〜Ｒ４とアナログスイッチ
ＡＳ２〜ＡＳ４の各直列接続回路とによって前記連続操
作時間検出回路の出力によって周波数制御される周波数
可変パルス発生回路が構成される。Finally, the input/output terminal 41 of the bidirectional analog switch AS4
The numerical input speed during the time T4 from when and 42 are turned on until the switch l is turned off is determined by the resistor R1 connected in parallel.
~ depends on R4 and capacitor C1. As is clear from the above explanation, the time when the operation key is continuously operated is detected by the resistors R6 to R8, the capacitor C2, the analog switch AS1, and the inverter INV2 connected in series between the power supply +V and the ground. The continuous operation time detection circuit is constituted by the pulse generation circuit PC, the resistors R2 to R4 selectively connected in parallel to the resistor R, and each series connection circuit of the analog switches AS2 to AS4. A variable frequency pulse generation circuit whose frequency is controlled by the output is configured.
以上のことから、抵抗及びコンデンサを適切に選択する
ことで、数値入力の各速度及び各時間すなわち数値入力
速度の時間特性を所望のものとできる。From the above, by appropriately selecting the resistor and capacitor, each speed and time of numerical input, that is, the time characteristics of the numerical input speed can be made desired.
なお第１図の実施例では速度を４段階としたが、使用状
況によっては段階を適宜増減することができる。また、
第１図の実施例では、抵抗値の変化で速度可変としたが
、コンデンサの容量の変化で速度可変とすることもでき
る。In the embodiment shown in FIG. 1, the speed is set in four stages, but the stages can be increased or decreased as appropriate depending on the usage situation. Also,
In the embodiment shown in FIG. 1, the speed can be varied by changing the resistance value, but the speed can also be changed by changing the capacitance of the capacitor.
尚、Ｋｌ 図に於けるＮＡＮＤｌ 、２及びＩＮＶｌ、
２は例えばＲＣＡ社製Ｃ−ＭＯ８ＮＡＮＤゲー）ＣＤ４
０１１Ｂを、又双方向アナログスイッチＡＳＩ〜４は例
えばＲＣＡ社製Ｃ−ＭＯＳスイッチＣＤ４０６６Ｂを用
いればＩＣパック２個と付属回路で構成でき、回路の小
型化が可能で回路の実装上の自由度が増す。In addition, NANDl, 2 and INVl in the Kl diagram,
2 is, for example, RCA C-MO8NAND game) CD4
011B, and the bidirectional analog switch ASI~4 can be configured with two IC packs and an attached circuit by using, for example, RCA's C-MOS switch CD4066B, which allows for miniaturization of the circuit and greater flexibility in circuit mounting. Increase.
又、実施例ではキーとして両側モーメンタリ−・センタ
ーオフスイッチを用いてキーを１つとしたが勿論インク
リメント用とデクリメント用それぞれ専用のノンロック
スイッチを用いてキーを２つとしてもよい。さらに実施
例ではインクリメント・デクリメントタイプについて説
明したが勿論本発明はインクリメントタイプ或いはデク
リメントタイプに適用可能である。Further, in the embodiment, only one key is used by using momentary center-off switches on both sides as keys, but it is of course possible to use two keys by using dedicated non-lock switches for incrementing and decrementing. Further, in the embodiment, an increment/decrement type has been described, but the present invention is of course applicable to an increment type or a decrement type.
（発明の効果）
本発明の構成によれば、１個又は２個のスイッチを操作
するワンキータイプの数値設定方式においてキーを連続
的に操作し続ける時間に応じて数値の変更速度が早くな
るため、短時間で確実に所望の数値を設定できる。(Effects of the Invention) According to the configuration of the present invention, in a one-key type numerical value setting method in which one or two switches are operated, the speed of changing numerical values becomes faster according to the time for which a key is continuously operated. , you can reliably set the desired value in a short time.
を示す回路図、第２図は第１図に示す数値設定回路の抵
抗Ｒ６，Ｒ７，Ｒ８，コンデンサＣ２の直列接続点の電
位変化を示す図、第３図は第４図に示す数値入力回路の
数値変更速度の変化を示す図である。2 is a diagram showing potential changes at the series connection point of resistors R6, R7, R8 and capacitor C2 of the numerical setting circuit shown in FIG. 1, and FIG. 3 is a diagram showing the numerical input circuit shown in FIG. 4. FIG. 3 is a diagram showing changes in numerical value change speed.
Ｃ半要部分の符号の説明）′−
１・・・両側モ」メ゛ンタリスイツチ、１７・・・アッ
プダウンカウ゛パジタ、１８・・・数値表示器、Ｒ１〜
ＲＩＧ ・・・抵抗、Ｃ，’、 Ｃ２−＝ コｙデンサ
、ＮＡＮＤＩ 、ＮＡＮＤ ２・・・ナンド回路、ＩＮ
Ｖｌ 、 ＩＮＶ２・・・インバーター、ＡＳＩ〜Ａ
Ｓ ４・・双方向アナログスイッチ。Explanation of symbols for important parts of C half)'- 1...Both sides main switch, 17...Up/down counter pager, 18...Numerical display, R1~
RIG...Resistance, C,', C2-=Coy capacitor, NANDI, NAND 2...NAND circuit, IN
Vl, INV2...Inverter, ASI~A
S4: Bidirectional analog switch.
Claims (1)
出する連続操作時間検出回路と、該連続操作時間検出回
路の出力によって周波数を制御される周波数可変パルス
発生回路と、該周波数可変パルス発生回路の出力パルス
をカウントするカウンターと、該カウンターの出力を表
示する数値表示器とを備える数値設定回路。An operation key, a continuous operation time detection circuit that detects the time when the operation key is continuously operated, a frequency variable pulse generation circuit whose frequency is controlled by the output of the continuous operation time detection circuit, and the frequency variable pulse. A numerical value setting circuit comprising a counter that counts output pulses of a generating circuit and a numerical display that displays the output of the counter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13041584A JPS619780A (en) | 1984-06-25 | 1984-06-25 | Numerical value setting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13041584A JPS619780A (en) | 1984-06-25 | 1984-06-25 | Numerical value setting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619780A true JPS619780A (en) | 1986-01-17 |
Family
ID=15033710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13041584A Pending JPS619780A (en) | 1984-06-25 | 1984-06-25 | Numerical value setting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619780A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000292446A (en) * | 1999-04-06 | 2000-10-20 | Hioki Ee Corp | Measuring apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487262A (en) * | 1977-12-22 | 1979-07-11 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS5786780A (en) * | 1980-11-20 | 1982-05-29 | Ricoh Elemex Corp | Electronic watch |
-
1984
- 1984-06-25 JP JP13041584A patent/JPS619780A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487262A (en) * | 1977-12-22 | 1979-07-11 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS5786780A (en) * | 1980-11-20 | 1982-05-29 | Ricoh Elemex Corp | Electronic watch |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000292446A (en) * | 1999-04-06 | 2000-10-20 | Hioki Ee Corp | Measuring apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585372B2 (en) | Filter circuit | |
| US4278325A (en) | Electronic timepiece | |
| US4048478A (en) | Marking apparatus with electronic counters | |
| US4157588A (en) | Miniature type electronic device | |
| JPS619780A (en) | Numerical value setting circuit | |
| RU2019907C1 (en) | Programmable pulse generator | |
| US3976867A (en) | Calculator timer with simple base-6 correction | |
| US3818249A (en) | Pulse generating circuit | |
| US4139840A (en) | Ladderless D/A converter | |
| US4187670A (en) | Time signal generator circuit for use in an electronic timepiece | |
| CN111600581A (en) | Digital control monostable trigger and control method thereof | |
| US3713046A (en) | Waveform generator with accurate mark to space ratio | |
| SU710024A1 (en) | Voltage monitoring arrangement | |
| EP0246355A2 (en) | Error and calibration pulse generator | |
| JPS60201724A (en) | Digital voltage controlled oscillator | |
| US4377740A (en) | Initializing circuit arrangement for a counter circuit | |
| SU1465959A1 (en) | Readjustable sawtooth voltage generator | |
| KR920003035Y1 (en) | Output circuit to produce twice as much a amplitude as input | |
| SU1372338A1 (en) | Function generator | |
| SU980104A1 (en) | Four-quadrant dc signal multiplier | |
| RU2028642C1 (en) | Line voltage dip simulator | |
| SU1670771A1 (en) | Controlled pulse generator | |
| SU1167735A1 (en) | Voltage-to-pulse rate converter | |
| SU1642580A1 (en) | Device to stabilize the generator output voltage | |
| SU1335893A1 (en) | Phase-to-code commutator converter |