JPS6194562A - サイリスタの故障監視装置 - Google Patents
サイリスタの故障監視装置Info
- Publication number
- JPS6194562A JPS6194562A JP21707884A JP21707884A JPS6194562A JP S6194562 A JPS6194562 A JP S6194562A JP 21707884 A JP21707884 A JP 21707884A JP 21707884 A JP21707884 A JP 21707884A JP S6194562 A JPS6194562 A JP S6194562A
- Authority
- JP
- Japan
- Prior art keywords
- thyristors
- voltage side
- circuit
- detector
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
- H02M1/092—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the control signals being transmitted optically
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数個直列接続されたサイリスタの故障監視
装置に関する。
装置に関する。
この種の故障監視装置として、従来第６図に示すような
装置が存在する。
装置が存在する。
すなわち、図中１，２・・・は直列に接続されたサイリ
スタであるが、これら各サイリスタ毎に抵抗１０３とダ
イオード１０４の直列回路が並列に接続され、さらに各
ダイオード１０４はＬ Ｅ Ｄ １０５を並列に有して
いる。また、各Ｌ Ｅ Ｄ １０５は制御回路１０９が
ある低電圧側に設けられたフォトダイオード１０７と光
ケーブル１０６を介して継続され、このフォトダイオー
ド１０７の出力は制御回路１０９に出力するコンパレー
タ１０８に導入されるようになっている。
スタであるが、これら各サイリスタ毎に抵抗１０３とダ
イオード１０４の直列回路が並列に接続され、さらに各
ダイオード１０４はＬ Ｅ Ｄ １０５を並列に有して
いる。また、各Ｌ Ｅ Ｄ １０５は制御回路１０９が
ある低電圧側に設けられたフォトダイオード１０７と光
ケーブル１０６を介して継続され、このフォトダイオー
ド１０７の出力は制御回路１０９に出力するコンパレー
タ１０８に導入されるようになっている。
このようにして、サイリスタ１．２・・・のうち、例え
ばサイリスタ１に故障が発生するとダイオード１０４に
対する電圧変化でＬ Ｅ Ｄ １０５が発光し、この光
をフォトダイオード１０７で受けてコンパレータ１０８
の作用で制御装置１０９に働きかけるわけである。
ばサイリスタ１に故障が発生するとダイオード１０４に
対する電圧変化でＬ Ｅ Ｄ １０５が発光し、この光
をフォトダイオード１０７で受けてコンパレータ１０８
の作用で制御装置１０９に働きかけるわけである。
以上述べた従来の故障監視装置では、直列に接続された
サイリスタ１．２・・・ごとに光ケーブル１０６やＬ
Ｅ Ｄ １０５及びフォトダイオード１０７等が必要と
なり、全体の部品点数が多く高価となる欠点があった。
サイリスタ１．２・・・ごとに光ケーブル１０６やＬ
Ｅ Ｄ １０５及びフォトダイオード１０７等が必要と
なり、全体の部品点数が多く高価となる欠点があった。
本発明の目的は前記従来例の不都合を解消し、監視信号
伝達用の光ケーブルの数を低減し、装置の小型化とコス
トダウンを図ることができるサイリスタの故障監視装置
を提供することにある。
伝達用の光ケーブルの数を低減し、装置の小型化とコス
トダウンを図ることができるサイリスタの故障監視装置
を提供することにある。
前記問題を解決するために本発明は、第１図に示すよう
に直列に接続されるサイリスタ１，２・・・のうち連続
する２個のサイリスタ（図中では１゜２）に電圧を同時
に監視するアノード・カソード間電圧検出器５１が接続
され、該電圧検出器５１の出力は論理演算回路５２、パ
ルス幅調整器５３を介して発光装置５４へ送られ、ここ
で検出器５１の検出内容に応じて、サイリスタの片方の
故障時、両方の故障時および両方の正常時に異なる幅の
光パルス信号が発生される。以上が高電圧側の構成であ
り、該光パルス信号は１本の光ケーブル５６により低電
圧側へ送られ、受光装置５７からパルス幅検出器５８を
介して制御回路５９へ送られるものである。
に直列に接続されるサイリスタ１，２・・・のうち連続
する２個のサイリスタ（図中では１゜２）に電圧を同時
に監視するアノード・カソード間電圧検出器５１が接続
され、該電圧検出器５１の出力は論理演算回路５２、パ
ルス幅調整器５３を介して発光装置５４へ送られ、ここ
で検出器５１の検出内容に応じて、サイリスタの片方の
故障時、両方の故障時および両方の正常時に異なる幅の
光パルス信号が発生される。以上が高電圧側の構成であ
り、該光パルス信号は１本の光ケーブル５６により低電
圧側へ送られ、受光装置５７からパルス幅検出器５８を
介して制御回路５９へ送られるものである。
本発明によれば、直列接続されたサイリスタ２個に対し
て１本の光ケーブルで監視信号をイ云達でき、これによ
り部品点数の削減を図ること力くできる。
て１本の光ケーブルで監視信号をイ云達でき、これによ
り部品点数の削減を図ること力くできる。
以下、図面について本発明の実施例を詳細Ｇこ８兎明す
る。
る。
第２ａ図、第２ｂ図は本発明の故障監視装置の第１実施
例を示す回路図で、前者は高電圧（ｊ、１を、後者は低
電圧側を示す。
例を示す回路図で、前者は高電圧（ｊ、１を、後者は低
電圧側を示す。
図中１．２・・・は直接に接続されるサイリスタである
が、このサイリスタ１．２Ｇこ対し各々のアノード・カ
ソード間の逆電圧を同時に監視する電圧検出器５１とし
てコンパレータ７．８が接続される。
が、このサイリスタ１．２Ｇこ対し各々のアノード・カ
ソード間の逆電圧を同時に監視する電圧検出器５１とし
てコンパレータ７．８が接続される。
図中３〜６は分圧抵抗を示す。
このコンパレータ７．８の出力を受ける８病上里演算回
路５２及びパルス幅調整器５３とてし、インノ＼−タ９
，１０．ＯＲ素子比１７．ＡＮＤ素子１３出及びモノス
テーブルマルチバイブレーク１５．１６やトランジスタ
アイ１８とパルス遅延回路１２を適宜組合せ、その出力
をＬ Ｅ Ｄ １９に導入するようにした。２０はＬ
Ｅ Ｄ １９の光を伝達する光ケーブルである。
路５２及びパルス幅調整器５３とてし、インノ＼−タ９
，１０．ＯＲ素子比１７．ＡＮＤ素子１３出及びモノス
テーブルマルチバイブレーク１５．１６やトランジスタ
アイ１８とパルス遅延回路１２を適宜組合せ、その出力
をＬ Ｅ Ｄ １９に導入するようにした。２０はＬ
Ｅ Ｄ １９の光を伝達する光ケーブルである。
この論理演算回路５２及びパルス幅調整器５３は、２つ
のサイリスタ１．２の逆電圧確立時期の時間差がパルス
遅延回路１２の遅れ時間ｔｄ以内であればサイリスタ１
および２は正常であるとし、ｔｄ以上であればどちらか
が故障と判断するものである。この高圧側回路のタイミ
ングチャートを第３ａ図に示すと、サイリスタ１および
２が両方とも正常であればパルス幅ｔ２の光信号が、ま
たどちらか片方が故障した時にはパルス幅ｔ１の光信号
がそれぞれ高圧側回路から光ケーブル２０を介して低圧
側回路へ出力されることになる。ただし、ｔｌ＜ Ｌ
２とする。また、サイリスタ１および２の両方が故障し
た時には、コンパレータ７および８の出力へおよびＢは
旧ｇｈレベル状態を保ちつづけモノステーブルマルチバ
イブレーク１５および１７番よ動作せず、光パルスは出
力されない。これは、）々ルス幅零の光信号に相当する
と考えられる。
のサイリスタ１．２の逆電圧確立時期の時間差がパルス
遅延回路１２の遅れ時間ｔｄ以内であればサイリスタ１
および２は正常であるとし、ｔｄ以上であればどちらか
が故障と判断するものである。この高圧側回路のタイミ
ングチャートを第３ａ図に示すと、サイリスタ１および
２が両方とも正常であればパルス幅ｔ２の光信号が、ま
たどちらか片方が故障した時にはパルス幅ｔ１の光信号
がそれぞれ高圧側回路から光ケーブル２０を介して低圧
側回路へ出力されることになる。ただし、ｔｌ＜ Ｌ
２とする。また、サイリスタ１および２の両方が故障し
た時には、コンパレータ７および８の出力へおよびＢは
旧ｇｈレベル状態を保ちつづけモノステーブルマルチバ
イブレーク１５および１７番よ動作せず、光パルスは出
力されない。これは、）々ルス幅零の光信号に相当する
と考えられる。
一方、第２ｂ図に示す低圧側回路では光ケーブル２０の
信号を受けるフォトダイオード２１の出力はパルス幅検
出器５８に導入されるが、この検出器５８はコンパレー
タ２２．モノステーブルマルチノくイブレーク２３．イ
ンバータ２４、Ｄタイプフリップフロップ２５ 、２６
、２９ 、３０とＡＮＤ素子２８．３１及びパルス遅
延回路２７とを図示のごとく組合せて構成され、その出
力は制御回路５５に導入される。
信号を受けるフォトダイオード２１の出力はパルス幅検
出器５８に導入されるが、この検出器５８はコンパレー
タ２２．モノステーブルマルチノくイブレーク２３．イ
ンバータ２４、Ｄタイプフリップフロップ２５ 、２６
、２９ 、３０とＡＮＤ素子２８．３１及びパルス遅
延回路２７とを図示のごとく組合せて構成され、その出
力は制御回路５５に導入される。
このようにしてかかる低圧側回路では、（１＜１３くｔ
２なる遅れ時間ｔ３をもつパルス遅延回路２７によって
、サイリスタゲートトリガがＬＯ−レベル期間中の光入
力パルス幅がｔｌであるかｔ２であるかを判別する。こ
の低圧側回路のタイミングチャートを第３ｂ図に示す。
２なる遅れ時間ｔ３をもつパルス遅延回路２７によって
、サイリスタゲートトリガがＬＯ−レベル期間中の光入
力パルス幅がｔｌであるかｔ２であるかを判別する。こ
の低圧側回路のタイミングチャートを第３ｂ図に示す。
この第３ｂ図より、サイリスタゲートトリガがＬｏｗレ
ベル期間中の光入力パルス幅がｔ２であれば第２ｂ図の
Ｚがｔｌｉｇｈレベル、ＸおよびＹはＬｏｗレベルとな
り、光入力パルス幅がｔｌであればＹが旧ｇｈレベル、
ＸおよびＺはＬｏ−レベルとなる。また、この期間中光
ノマルス入力がなければＸが旧ｇｈレベル、ＹおよびＺ
はＬｏ鍔レしルとなる。
ベル期間中の光入力パルス幅がｔ２であれば第２ｂ図の
Ｚがｔｌｉｇｈレベル、ＸおよびＹはＬｏｗレベルとな
り、光入力パルス幅がｔｌであればＹが旧ｇｈレベル、
ＸおよびＺはＬｏ−レベルとなる。また、この期間中光
ノマルス入力がなければＸが旧ｇｈレベル、ＹおよびＺ
はＬｏ鍔レしルとなる。
したがって、サイリスタ１および２が両方とも正常であ
ればＺがＬｏｗレヘル、どちらか片方が故障であればＹ
が旧ｇｈレベル、そして両方とも故障であればＸが旧ｇ
ｈレベルとなって制御回路５５に故障監視清＋ａを伝え
ることができる。
ればＺがＬｏｗレヘル、どちらか片方が故障であればＹ
が旧ｇｈレベル、そして両方とも故障であればＸが旧ｇ
ｈレベルとなって制御回路５５に故障監視清＋ａを伝え
ることができる。
第４ａ図、第４ｂ図は本発明の第２実施例を示し、前者
は高電圧側の、後者は低電圧側の回路で、第１実施例を
示す第２ａ図、第２ｂ図と同一構成要素には同一参照番
号を付してあり、また図中３２はＯＲ素子、３３はパル
ス遅延回路、３４〜３６はＤタイプフリップフロップを
示す。
は高電圧側の、後者は低電圧側の回路で、第１実施例を
示す第２ａ図、第２ｂ図と同一構成要素には同一参照番
号を付してあり、また図中３２はＯＲ素子、３３はパル
ス遅延回路、３４〜３６はＤタイプフリップフロップを
示す。
すなわち、本実施例では高電圧側にはパルス遅延回路を
設けずに、低電圧側に２７．３３と２個の遅延回路を設
けるようにして、両方サイリスタの電圧確立時間差によ
る故障判定を低電圧側で行なう点で前記第１実施例と異
なる。
設けずに、低電圧側に２７．３３と２個の遅延回路を設
けるようにして、両方サイリスタの電圧確立時間差によ
る故障判定を低電圧側で行なう点で前記第１実施例と異
なる。
前記両サイリスタの電圧確立時間差がｔｄ＝ｔ ３ ＋
ｔ ｐ ＝ｔ １＋ ｔ ４以内であれば両サイリス
タとも正常と判断する。これにより、故障監視演算を低
圧側で葉中してできるという利点がある。
ｔ ｐ ＝ｔ １＋ ｔ ４以内であれば両サイリス
タとも正常と判断する。これにより、故障監視演算を低
圧側で葉中してできるという利点がある。
第４ａ図の第２実施例の高圧側回路のタイミングチャー
トを第５ａ図に示す。高圧側回路は、信号Ａ、Ｂに対し
て対称となっており、サイリスタ片方の故障時にはそれ
がどちらのサイリスタであっても同じパルス幅（ｔｌ）
の光信号を出力する。
トを第５ａ図に示す。高圧側回路は、信号Ａ、Ｂに対し
て対称となっており、サイリスタ片方の故障時にはそれ
がどちらのサイリスタであっても同じパルス幅（ｔｌ）
の光信号を出力する。
また、サイリスタ両方の故障時には光信号は出力されな
い。第４ｂ図の第２実施例の低圧側のタイミングチャー
トを第５ｂ図に示す。第４ｂ図のＮおよびＴについては
第２ｂ図のＮおよびＺと同様である。ただし、パルス遅
延回路２７のｔ３＋ｔｐ＝ｔｄは、サイリスタ両方とも
正常時に出力される２つのパルスｔ１およびｔ２が重な
り合った場合の判定に用いられる。本実施例の低電圧側
回路出力Ｘ、ＹおよびＺはサイリスタの故障に対して、
前記第１実施例と同様となっている。
い。第４ｂ図の第２実施例の低圧側のタイミングチャー
トを第５ｂ図に示す。第４ｂ図のＮおよびＴについては
第２ｂ図のＮおよびＺと同様である。ただし、パルス遅
延回路２７のｔ３＋ｔｐ＝ｔｄは、サイリスタ両方とも
正常時に出力される２つのパルスｔ１およびｔ２が重な
り合った場合の判定に用いられる。本実施例の低電圧側
回路出力Ｘ、ＹおよびＺはサイリスタの故障に対して、
前記第１実施例と同様となっている。
以上述べたように本発明のサイリスタの故障監視装置は
、複数個直列接続されたサイリスタの故障監視信号をパ
ルス幅として情報化したので、高圧側から低圧側へ故障
監視信号を伝える光ケーブルが、サイリスタ２個につい
て１本ですみ、部品点数を削減して、コストの低減化が
得られるものである。
、複数個直列接続されたサイリスタの故障監視信号をパ
ルス幅として情報化したので、高圧側から低圧側へ故障
監視信号を伝える光ケーブルが、サイリスタ２個につい
て１本ですみ、部品点数を削減して、コストの低減化が
得られるものである。
第１図は本発明の故障監視装置の基本構成を示すブロッ
ク図、第２ａ図、第２ｂ図は本発明の第１実施例を示す
回路図で前者は高電圧側の、後者は低電圧側の回路図、
第３ａ図は第２ａ図回路の各部の動作波形図、第３ｂ図
は第２ｂ図回路の各部の動作波形図、第４ａ図、第４ｂ
図は本発明の第２実施例を示す回路図で前者は高電圧側
の、後者は低電圧側の回路図、第５ａ図は第４ａ図回路
の各部の動作波形図、第５ｂ図は第４ｂ図回路の各部の
動作波形図、第６図は従来装置を示す回路図である。 １．２・・・サイリスタ ３〜６・・・分圧抵抗７．
８・・・コンパレータ ９，１０・・・インバータ１Ｌ
１７．３２・・・ＯＲ素子 １２・・・パルス遅延回
路１３．１４・・・ＡＮＤ素子 、１５．１６・・・モノステーブルマルチハイブレーク
１８・・・トランジスタアレイ １９・・・Ｌ Ｅ Ｄ ２０・・・光ケー
ブル２１・・・フォトダイオード ２２・・・コンパレータ ２３・・・モノステーブルマルチハイブレーク２４・・
・インパーク ２５．２６，２９，３０．３４〜３６・−・Ｄタイプフ
リップフロップ２７．３３・・・パルス遅延回路 ２８．３１・・・ＡＮＤ素子 ５１・・・電圧検出器
５２・・・論理演算回路 ５３・・・パルス幅調整
器５４・・・発光装置 ５６・・・光ケーブル ５７・・・受光装置５８
・・・パルス幅検出器 ５９・・・制御回路１０３・
・・抵抗 １０４・・・ダイオード１０５・
・・Ｌ Ｅ Ｄ １０６・・・光ケーブル１
０７・・・フォトダイオード １０８・・・コンパレータ １０９・・・制御回路第
３０図 ＴＨｌ、丁Ｈ２εもＬ％’ ＴＨ
２のと放樟Ａ□ ＴＨ−λｔＪ川 １ 。
ク図、第２ａ図、第２ｂ図は本発明の第１実施例を示す
回路図で前者は高電圧側の、後者は低電圧側の回路図、
第３ａ図は第２ａ図回路の各部の動作波形図、第３ｂ図
は第２ｂ図回路の各部の動作波形図、第４ａ図、第４ｂ
図は本発明の第２実施例を示す回路図で前者は高電圧側
の、後者は低電圧側の回路図、第５ａ図は第４ａ図回路
の各部の動作波形図、第５ｂ図は第４ｂ図回路の各部の
動作波形図、第６図は従来装置を示す回路図である。 １．２・・・サイリスタ ３〜６・・・分圧抵抗７．
８・・・コンパレータ ９，１０・・・インバータ１Ｌ
１７．３２・・・ＯＲ素子 １２・・・パルス遅延回
路１３．１４・・・ＡＮＤ素子 、１５．１６・・・モノステーブルマルチハイブレーク
１８・・・トランジスタアレイ １９・・・Ｌ Ｅ Ｄ ２０・・・光ケー
ブル２１・・・フォトダイオード ２２・・・コンパレータ ２３・・・モノステーブルマルチハイブレーク２４・・
・インパーク ２５．２６，２９，３０．３４〜３６・−・Ｄタイプフ
リップフロップ２７．３３・・・パルス遅延回路 ２８．３１・・・ＡＮＤ素子 ５１・・・電圧検出器
５２・・・論理演算回路 ５３・・・パルス幅調整
器５４・・・発光装置 ５６・・・光ケーブル ５７・・・受光装置５８
・・・パルス幅検出器 ５９・・・制御回路１０３・
・・抵抗 １０４・・・ダイオード１０５・
・・Ｌ Ｅ Ｄ １０６・・・光ケーブル１
０７・・・フォトダイオード １０８・・・コンパレータ １０９・・・制御回路第
３０図 ＴＨｌ、丁Ｈ２εもＬ％’ ＴＨ
２のと放樟Ａ□ ＴＨ−λｔＪ川 １ 。
Claims (1)
- 直列接続される複数個のサイリスタのうち連続する２個
のサイリスタの電圧を同時に監視する電圧検出器と、該
電圧検出器の出力を受けその内容に応じてサイリスタの
片方の故障時、両方の故障時および両方の正常時に、異
なる幅の光パルス信号として高圧側から低圧側へ送る手
段、及び信号内容の判別回路との組合せからなることを
特徴とするサイリスタの故障監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21707884A JPS6194562A (ja) | 1984-10-16 | 1984-10-16 | サイリスタの故障監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21707884A JPS6194562A (ja) | 1984-10-16 | 1984-10-16 | サイリスタの故障監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194562A true JPS6194562A (ja) | 1986-05-13 |
Family
ID=16698481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21707884A Pending JPS6194562A (ja) | 1984-10-16 | 1984-10-16 | サイリスタの故障監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194562A (ja) |
-
1984
- 1984-10-16 JP JP21707884A patent/JPS6194562A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4084221A (en) | High-voltage thyristor converter | |
| JPS6337575B2 (ja) | ||
| JPS5843993B2 (ja) | 高圧用サイリスタ整流器のための制御回路 | |
| US4342112A (en) | Error checking circuit | |
| JP4024874B2 (ja) | 高圧変換所監視装置 | |
| JPH0328150B2 (ja) | ||
| JPH0254025B2 (ja) | ||
| JPS6194562A (ja) | サイリスタの故障監視装置 | |
| US5170334A (en) | Bypass-pair control apparatus for thyristor bridge | |
| US3962624A (en) | Thyristor rectifier | |
| US4527227A (en) | False recovery detection circuit for parallel or serial strings of thyristors | |
| JP3120183B2 (ja) | サイリスタ変換器の制御装置および電力変換器の制御装置 | |
| US4621314A (en) | Thyristor converter control apparatus including differentiation arrangement to prevent abnormal operation | |
| US4024454A (en) | Holding circuit for static convertor valves | |
| JPS60255054A (ja) | 電力変換器の印加電圧検出装置 | |
| JPS6337578B2 (ja) | ||
| JPS5975717A (ja) | Ａｄ変換器の診断装置 | |
| KR20240073914A (ko) | 전원 장치 | |
| JPH029738B2 (ja) | ||
| JP2024025753A (ja) | 双方向交流電力変換装置 | |
| JPH0576264B2 (ja) | ||
| SU922942A1 (ru) | Устройство для контроля состояния тиристоров 1 | |
| JPS6379121A (ja) | クロツク分配システム | |
| JPH11252894A (ja) | 電力変換装置 | |
| JPS6156549A (ja) | 信号監視方法 |