JPS6193622A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6193622A
JPS6193622A JP21554984A JP21554984A JPS6193622A JP S6193622 A JPS6193622 A JP S6193622A JP 21554984 A JP21554984 A JP 21554984A JP 21554984 A JP21554984 A JP 21554984A JP S6193622 A JPS6193622 A JP S6193622A
Authority
JP
Japan
Prior art keywords
layer
type gaas
semiconductor
gaas
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21554984A
Other languages
English (en)
Inventor
Kazuo Nanbu
和夫 南部
Shunichi Muto
俊一 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21554984A priority Critical patent/JPS6193622A/ja
Publication of JPS6193622A publication Critical patent/JPS6193622A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法、特に化合物半導体装置
のエピタキシャル成長層上に設けられるオーミック電極
の製造方法の改善に関する。
半導体装置にとってオーミック電極を形成する工程は必
要不可欠であり、しかもオーミンク電極の性能は半導体
装置の性能に直接影響する。
特に半導体基体が化合物半導体である場合には、シリコ
ン(St)より半導体基体表面の安定性が乏しく、化合
物半導体装置の目的とする高性能化を実現するために、
オーミック電極形成方法の改善が強く要望されている。
〔従来の技術〕
化合物半導体を用いたトランジスタ、集積回路装置、或
いは半導体レーザ、ホトダイオードなどの光半導体装置
等においては、半導体基板に格子整合して所要の半導体
層をエピタキシャル成長した半導体基体が広く用いられ
ている。
エピタキシャル成長には種々の方法が適用されているが
、モレキュラービーム結晶成長方法(MBE法)は、構
成元素及び不純物元素を10− ” Torr程度の高
真空中でセルから蒸発させ、ビーム状に基板に照射して
エピタキシャル成長を行う方法である。
MBE法では基板に到達する各元素の分子数は、蒸発系
の幾何学的形状と蒸発源温度とによって一義的に決定さ
れる。従って結晶の成長速度、混晶の組成比或いは不純
物ドープ量などを正確に制御することができ、例えば超
格子構造など最も精密な結晶成長が可能である。
従来の化合物半導体装置では、例えばモレキュラービー
ム結晶成長装置内で動作層などの所要の半導体層を成長
し、これを大気中に取り出しリフトオフのためのマスク
を設けて、蒸着装置内でオーミック電極材料を被着し合
金化処理を行ってオーミック電極を形成している。
〔発明が解決しようとする問題点〕
上述の如き従来の製造方法では、半渾体基体のオーミッ
ク電極形成面が大気に触れて酸化され、また汚染される
ために、低抵抗のオーミック接触が得難く、また製造工
程が長くなり生産性が阻害されている。
〔問題点を解決するための手段〕
前記問題点は、モレキュラービーム結晶成長方法により
化合物半導体層を半導体基板上に成長し、同一成長室内
で金属材料のビームによって金属層を該半導体層上に形
成し、該金属層を該半導体層に対するオーミック電極と
する本発明による半導体装置の製造方法により解決され
る。
〔作 用〕
本発明によれば、モレキュラービーム結晶成長方法によ
り所要の化合物半導体層を半導体基板上に成長し、これ
を成長室外に取り出して大気に曝すことなく、該半導体
層上に金属材料のビームによって金属層を形成し、該金
属層に所要のパターニング等を実施しこれを該半導体層
に対するオーミック電極とする。
ただし基板温度は、半導体層の成長と金属層の形成とに
ついて、それぞれ最適温度を選択することが可能であり
、また基板温度を選択してオーミック電極と半導体層と
の間の合金化を金属層形成と同時に行うことも可能であ
る。
この本発明の製造方法により、エピタキシャル成長した
半導体層表面に酸化、汚染等を生じない状態で電極層が
形成され、良好なオーミック接触が容易に得られる。
なおオーミック電極材料が、化合物半導体層を構成する
材料又はこの半導体層に含まれる不純物材料であるなら
ば、本発明の製造方法は特に容易に実施することが出来
る。
〔実施例〕
以下本発明を実施例により具体的に説明する。
第1図は、砒化ガリウム(GaAs)ショットキバリア
形電界効果トランジスタ(GaAs MES PET)
に本発明を適用した実施例を示す工程順模式側断面図で
ある。
第1図(a)参照 半絶縁性GaAs基板1上に、モレキュラービーム結晶
成長方法により成長温度例えば680℃で、ノンドープ
のGaAsバッファ層2を例えば厚さ500nm程度に
、n型GaAs動作層3を例えば不純物温度2XIO′
?C11−’程度、厚さ200nm程度に、n′″型G
aAsコンタクト層4を例えば不純物濃度2X10”c
m−”程、 度、厚さ50nm程度に順次成長する。
同一成長室でGas Asビーム源と同様なビーム源を
用いて、アルミニウム(AI)ビームをn゛型GaAs
コンタクト層4上に照射しAl眉5を例えば厚さ300
nmに形成する。ただしこの時には基板1〜GaAs層
4の温度を例えば室温とする。
第1図(b)参照 所要の形状に前記A1層5をパターニングしてオーミッ
ク電極5Aとし、更に前記n+型GaAsコンタクト層
4をパターニングする。
第1図(C)参照 n型GaAs動作層3にリセスを形成し、ゲート電極6
を例えば金(Au)又はAIなどによって形成する。
更に例えば二酸化シリコン(SiO□)によって保護絶
縁膜7を設ける。
本実施例の製造方法によるオーミック電極について、1
0−5乃至10−6Ωcm”程度の良好な低抵抗が得ら
れている。
また第2図はへテロ接合電界効果トランジスタに本発明
を適用した実施例を示す模式側断面図である。
同図において、11は半絶縁性GaAs基板、12はノ
ンドープのGaAsチャネル層、12aは2次元電子ガ
ス、13はn型砒化アルミニウムガリウム(AIGaA
s)電子供給層、14はn1型GaAsコンタクト層、
15はオーミック電極、16はゲート電極、17は保護
絶縁膜である。
本実施例は、モレキュラービーム結晶成長方法により半
絶縁性GaAs基板11上に、ノンドープのGaAs層
12、nqAIGaAs層13及びn゛型GaAs層1
4を成長し、続けてAlGaAs層13の成長に用いた
Atセルを用いて、n+型GaAsコンタクト層14上
にA1層を設けてオーミック電極15を形成している。
前記実施例はオーミック電極材料にAIを用いているが
、他の金属材料、例えばAu、銀(Ag)等を用いるこ
とも可能である。また半導体層にドープしたドナー或い
はアクセプタ不純物をこの金属層に添加して、オーミッ
ク抵抗を低下させる効果を得ることも可能である。
また前記実施例は本発明を電界効果トランジスタのソー
ス及びドレイン電極に適用しているが、接合型電界効果
トランジスタのゲート電極、更に光半導体装置の各電極
等にも適用することが出来る。
〔発明の効果〕
以上説明した如く本発明によれば、超高真空中でエピタ
キシャル成長した半導体層表面に酸化、汚染等を生じな
い状態で電極層が形成されて、良好なオーミック接触が
容易に得られ、更に製造工程を合理化する効果が得られ
る。
【図面の簡単な説明】
第1図はGaAs MES PETにかかる本発明の実
施例を示す工程順模式側断面図、 第2図はへテロ接合電界効果トランジスタにかかる本発
明の実施例を示す模式側断面図である。 図において、 1及び11は半絶縁性GaAs基板、 2はノンドープのGaAsバッファ層、3はn型GaA
s動作層、 4及び14はn+型GaAsコンタクト層、5はへ1層
、 5A及び15はオーミック電極、 6及び16はゲート電極、 7及び17は保護絶縁膜 12はノンドープのGa/Isチャネル層、12aは2
次元電子ガス、 13はn型AlGaAs電子供給層を示す。 茅 (阻

Claims (1)

  1. 【特許請求の範囲】 1、モレキュラービーム結晶成長方法により化合物半導
    体層を半導体基板上に成長し、同一成長室内で金属材料
    のビームによって金属層を該半導体層上に形成し、該金
    属層を該半導体層に対するオーミック電極とすることを
    特徴とする半導体装置の製造方法。 2、前記金属材料が、前記化合物半導体層を構成する材
    料又は該半導体層に含まれる不純物材料であることを特
    徴とする特許請求の範囲第1項記載の半導体装置の製造
    方法。
JP21554984A 1984-10-15 1984-10-15 半導体装置の製造方法 Pending JPS6193622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21554984A JPS6193622A (ja) 1984-10-15 1984-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21554984A JPS6193622A (ja) 1984-10-15 1984-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6193622A true JPS6193622A (ja) 1986-05-12

Family

ID=16674268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21554984A Pending JPS6193622A (ja) 1984-10-15 1984-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6193622A (ja)

Similar Documents

Publication Publication Date Title
GB2024506A (en) Ohmic contacts to n-type group iii-v semiconductors
JP3086748B2 (ja) 高電子移動度トランジスタ
JP3792390B2 (ja) 半導体装置及びその製造方法
JPS6357947B2 (ja)
US6033976A (en) Ohmic electrode, its fabricating method and semiconductor device
JPS6193622A (ja) 半導体装置の製造方法
JPH09246527A (ja) 半導体装置
JPS61276261A (ja) 高速バイポ−ラトランジスタの製造方法
JP2904156B2 (ja) オーミック電極の製造方法
JP2621854B2 (ja) 高移動度トランジスタ
JPS61241972A (ja) 化合物半導体装置
JPH02246344A (ja) エピタキシヤルウエハ及びその製造方法
JPS62165317A (ja) 半導体装置の製造方法
JPH03159135A (ja) 半導体装置及びその製造方法
JP2890885B2 (ja) 半導体装置およびその製造方法
JP2616032B2 (ja) 電界効果トランジスタの製造方法
JPS63115384A (ja) 半導体装置の製造方法
JP2770586B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JPH043943A (ja) 半導体装置およびその製造方法
JPS6010785A (ja) 電界効果トランジスタおよびその製造方法
JPS63148616A (ja) 半導体装置の製造方法
JPS61276318A (ja) 化合物半導体装置の製造方法
JPH0437583B2 (ja)
JPH01264270A (ja) 半導体装置
JPH0618207B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法