JPS6192014A - 表面波デバイスの製造方法 - Google Patents
表面波デバイスの製造方法Info
- Publication number
- JPS6192014A JPS6192014A JP21391784A JP21391784A JPS6192014A JP S6192014 A JPS6192014 A JP S6192014A JP 21391784 A JP21391784 A JP 21391784A JP 21391784 A JP21391784 A JP 21391784A JP S6192014 A JPS6192014 A JP S6192014A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- surface wave
- wave element
- electrode
- acoustic wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は無線ａ器等に用いられる表面波デバイスの製造
方法に関する。
方法に関する。
従来例の構成とその問題点
従来、数百ＭＨｚ以上の表面波デバイスはウェハ段階ま
たは素子に分割した状態で検査を行うことは困難であり
、パッケージに表面波素子を取付けてワイヤボンディン
グ後に特性を測定して始めて良否判定が可能とｄる。そ
のため、不良の場合には高価なパッケージが無駄となり
、コストアップの要因となってい゛た。また、第３図に
示すようにアルナミやガラスエポキシ等の絶縁基板１に
外部回路とのマツチング回路を、例えばパターンＬ３ａ
、３ｂと、チップコンデンサ４ａ、４ｂとで構成し、更
に絶縁基板１上に表面波素子２を取付け、アルミワイヤ
５等で、絶縁基板１上の電極と表面波素子２上の引出し
電極を接続し、良否判定後、表面波素子２を保護するキ
ャップを接着していたが、この場合には、絶縁基板１上
に設けたマツチング回路も無駄になり、非常なコストア
ップになっていた。更に、絶縁基板１にアルミナ基板を
用い、これに銀電極を印刷して、パターンＬの３ａ 、
３ｂを形成する場合、パターンＬの精度や、電気抵抗が
大ぎくなり、高周波の場合には特に特性劣化の要因とな
っていた。
たは素子に分割した状態で検査を行うことは困難であり
、パッケージに表面波素子を取付けてワイヤボンディン
グ後に特性を測定して始めて良否判定が可能とｄる。そ
のため、不良の場合には高価なパッケージが無駄となり
、コストアップの要因となってい゛た。また、第３図に
示すようにアルナミやガラスエポキシ等の絶縁基板１に
外部回路とのマツチング回路を、例えばパターンＬ３ａ
、３ｂと、チップコンデンサ４ａ、４ｂとで構成し、更
に絶縁基板１上に表面波素子２を取付け、アルミワイヤ
５等で、絶縁基板１上の電極と表面波素子２上の引出し
電極を接続し、良否判定後、表面波素子２を保護するキ
ャップを接着していたが、この場合には、絶縁基板１上
に設けたマツチング回路も無駄になり、非常なコストア
ップになっていた。更に、絶縁基板１にアルミナ基板を
用い、これに銀電極を印刷して、パターンＬの３ａ 、
３ｂを形成する場合、パターンＬの精度や、電気抵抗が
大ぎくなり、高周波の場合には特に特性劣化の要因とな
っていた。
発明の目的 ゛
本発明は安価で特性の良い表面波デバイスを作。
成できるＩＩＩ′Ｉ造方法を１２供することを目的とす
る。
る。
発明の構成
本発明の表面波デバイスの製造方法は、電極が形成され
たフィルムキャリア上に表面波素子を設置してフィルム
キャリア上の電極と表面波素子−［の引出し電極をワイ
ヤで接続し、次いで配線済のフィルムキャリアを絶縁基
板に設置してフィルムキャリアの電極と絶縁基板上に設
けた電極とを接続し、かつ表面波素子上に空間を形成し
てこれを覆うキャップを接着したことを特徴とする。
たフィルムキャリア上に表面波素子を設置してフィルム
キャリア上の電極と表面波素子−［の引出し電極をワイ
ヤで接続し、次いで配線済のフィルムキャリアを絶縁基
板に設置してフィルムキャリアの電極と絶縁基板上に設
けた電極とを接続し、かつ表面波素子上に空間を形成し
てこれを覆うキャップを接着したことを特徴とする。
つまり、このような工程で製造すると絶縁ｙＪ根板上配
線済のフィルムキャリアを付ける前に良品が否かを検査
することで、良品の配線済フィルムキャリアだけを絶縁
基板に接着することで絶縁基板の無駄をなくすることが
できる。
線済のフィルムキャリアを付ける前に良品が否かを検査
することで、良品の配線済フィルムキャリアだけを絶縁
基板に接着することで絶縁基板の無駄をなくすることが
できる。
実施例の説明
以下、本発明の製造方法を第１図と第２図の具体的な一
実°施例に基づいて説明する。
実°施例に基づいて説明する。
製造は、先ず第１図に示すようにフィルムキトリア６上
に表面波素子ならびにチップコンデンサを接続できるよ
うにパターンを構成し、次いでこの電極を有するフィル
ムキャリア６上に表面素子２を接着する。この接着のＩ
ＡＩ 、Ａｕ等のワイヤ５で表面波素子２の電極とフィ
ルムキャリア６の電極を接続する。その後、チップコン
デンサ４ａ、４ｂをフィルムキャリア６上にを半田付け
した後、この配線済フィルムキャリア６を検査して、良
品のフィルムキャリアを接際して絶縁基板７上に接着し
、この接着後、フィルムキトリア６の電極と絶縁基板７
上に設けた電極８ａ 、８ｂとを半田接続づ゛る。更に
、表面波素子２上に空間９を設けるようキャップ１０を
接着して表面波素子を密封する。 このような製造工程
をとれば、フィルムキャリア６に表面素子２を接続した
段階で検査が行える。特に高周波の場合には素子単体で
の検査は困難であるため絶縁基板にマツチング回路を構
成する場合、不良の表面波素子を接続してしまえば高価
な絶縁基板が無駄になるが、このような自体を回避でき
、コストの低減に効果がある。また、従来では絶縁基板
上の電極は銀印刷により形成されるが、印刷の精度によ
りパターンＬの特性がバラついたり、電極の線幅が翰い
場合には電気抵抗が大きくなって挿入損失が増大づ°る
等時性の劣化となるが、第１因と第２図のように。フィ
ルムキャリアを用いれば、写真製法でパターンが形成さ
れるため電極のパターン精度が高く、バラつきが少ない
。また銅箔が銀印刷に比べ厚いため抵抗値が小さく特性
の劣化も防止できる。
に表面波素子ならびにチップコンデンサを接続できるよ
うにパターンを構成し、次いでこの電極を有するフィル
ムキャリア６上に表面素子２を接着する。この接着のＩ
ＡＩ 、Ａｕ等のワイヤ５で表面波素子２の電極とフィ
ルムキャリア６の電極を接続する。その後、チップコン
デンサ４ａ、４ｂをフィルムキャリア６上にを半田付け
した後、この配線済フィルムキャリア６を検査して、良
品のフィルムキャリアを接際して絶縁基板７上に接着し
、この接着後、フィルムキトリア６の電極と絶縁基板７
上に設けた電極８ａ 、８ｂとを半田接続づ゛る。更に
、表面波素子２上に空間９を設けるようキャップ１０を
接着して表面波素子を密封する。 このような製造工程
をとれば、フィルムキャリア６に表面素子２を接続した
段階で検査が行える。特に高周波の場合には素子単体で
の検査は困難であるため絶縁基板にマツチング回路を構
成する場合、不良の表面波素子を接続してしまえば高価
な絶縁基板が無駄になるが、このような自体を回避でき
、コストの低減に効果がある。また、従来では絶縁基板
上の電極は銀印刷により形成されるが、印刷の精度によ
りパターンＬの特性がバラついたり、電極の線幅が翰い
場合には電気抵抗が大きくなって挿入損失が増大づ°る
等時性の劣化となるが、第１因と第２図のように。フィ
ルムキャリアを用いれば、写真製法でパターンが形成さ
れるため電極のパターン精度が高く、バラつきが少ない
。また銅箔が銀印刷に比べ厚いため抵抗値が小さく特性
の劣化も防止できる。
発明の効果
以上説明のように本発明の表面波デバイスの製造方法は
、電極が形成されたフィルムキャリア上に表面波素子を
設置してフィルムキトリア上の電極と表面波素子上の引
出し電極をワイヤで接続し、次いで配線等のフィルハキ
１ｒリアを絶＄１基板に設置してフィルムキャリアの電
極と絶縁基板上に設けた電極とを接続し、かつ表面波素
子上に空間を形成してこれを覆うキャップを接着するた
め、フィルムキャリアに表面波素子を接続した段階で高
価な絶縁基板を用いずに検査が行え、絶縁基板を不良品
に使用して無駄使いせずとも済み、安価で特性のよい表
面波デバイスを接続できる。なお、本発明のｙｉｌ造方
法は、素子単体での検査が困難な高周波用の表面波デバ
イスに特に有効である。
、電極が形成されたフィルムキャリア上に表面波素子を
設置してフィルムキトリア上の電極と表面波素子上の引
出し電極をワイヤで接続し、次いで配線等のフィルハキ
１ｒリアを絶＄１基板に設置してフィルムキャリアの電
極と絶縁基板上に設けた電極とを接続し、かつ表面波素
子上に空間を形成してこれを覆うキャップを接着するた
め、フィルムキャリアに表面波素子を接続した段階で高
価な絶縁基板を用いずに検査が行え、絶縁基板を不良品
に使用して無駄使いせずとも済み、安価で特性のよい表
面波デバイスを接続できる。なお、本発明のｙｉｌ造方
法は、素子単体での検査が困難な高周波用の表面波デバ
イスに特に有効である。
第１図と第２図は本発明の製造方法の具体的な一実施例
を示し、第１図は本発明で用いるフィルムキトリアの平
面図、第２図は完成した表面波デバイスの断面図である
。第３図は従来の表面波デバイスの平面図である。
を示し、第１図は本発明で用いるフィルムキトリアの平
面図、第２図は完成した表面波デバイスの断面図である
。第３図は従来の表面波デバイスの平面図である。
Claims (1)
- １、電極が形成されたフィルムキャリア上に表面波素子
を設置してフィルムキャリア上の電極と表面波素子上の
引出し電極をワイヤで接続し、次いで配線済のフィルム
キャリアを絶縁基板に設置してフィルムキャリアの電極
と絶縁基板上に設けた電極とを接続し、かつ表面波素子
上に空間を形成してこれを覆うキャップを接着する表面
波デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21391784A JPS6192014A (ja) | 1984-10-11 | 1984-10-11 | 表面波デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21391784A JPS6192014A (ja) | 1984-10-11 | 1984-10-11 | 表面波デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6192014A true JPS6192014A (ja) | 1986-05-10 |
Family
ID=16647175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21391784A Pending JPS6192014A (ja) | 1984-10-11 | 1984-10-11 | 表面波デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162822A (en) * | 1988-10-31 | 1992-11-10 | Hitachi, Ltd. | Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces |
-
1984
- 1984-10-11 JP JP21391784A patent/JPS6192014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162822A (en) * | 1988-10-31 | 1992-11-10 | Hitachi, Ltd. | Saw filter chip mounted on a substrate with shielded conductors on opposite surfaces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| KR100253028B1 (ko) | 반도체장치용다층리드프레임 | |
| US6287894B1 (en) | Acoustic device packaged at wafer level | |
| US6329594B1 (en) | Integrated circuit package | |
| US5175397A (en) | Integrated circuit chip package | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| JPS58128754A (ja) | 混成集積回路 | |
| JPS6192014A (ja) | 表面波デバイスの製造方法 | |
| US4802277A (en) | Method of making a chip carrier slotted array | |
| JPS60208886A (ja) | 電子部品の製造方法 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JP2002280693A (ja) | 電子部品の実装方法 | |
| JPH0567727A (ja) | 半導体装置用回路基板 | |
| JP3302651B2 (ja) | 弾性表面波デバイスの製造方法 | |
| JPS5927061Y2 (ja) | 混成集積回路装置 | |
| JPH02266275A (ja) | 半導体装置の検査方法およびそれに用いられるテープペア | |
| JPH09307024A (ja) | チップキャリア | |
| JPH0574388A (ja) | 蛍光表示管 | |
| JPH0864761A (ja) | ハイブリッドｉｃおよびその製造方法 | |
| JPS58107660A (ja) | 集積回路装置とその製造方法 | |
| JPH0662382U (ja) | マルチチップモジュール | |
| JPS63226053A (ja) | 混成集積チツプモジユ−ル | |
| JPH088296A (ja) | 半導体パッケージ | |
| JPH05167003A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS5947793A (ja) | 混成集積回路の製造方法 |