JPS6191692A - パタ−ン出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、印刷装置あるいは表示装置において文字パタ
ーンあるいは図形パターンを同一印刷面あるいは表示画
面に表示する文字、図形の合成方法に関するものである
。

〔発明の背景〕

従来のキャラクタディスプレイやグラフィックディスプ
レイ、印刷装置において、文字と図形を１つの表示画面
または１つの印刷面に合成して表示するには、文字情報
と図形情報の混在したデータの合成処理に時間がかかり
高速処理を行うことが困難である。

上記解決手段の一つとして、例えば特開昭５７−９０６
８７号公報に示されるように１図形パターンをＭ列×Ｎ
行に区画化し、各行がすべて「白」か否かを圧縮記憶し
、各行の情報がすべて「白」であれば、当該行について
は文字パターンのみ出力し、上記図形パターンとの合成
を行わない方法がある。表示画面に表示する情報を記憶
する表示用メモリに、順次上記図形パターンあるいは文
字パターンを重ね書きすることＫより合成を行う方式に
おいては、上記図形パターン情報を圧縮記憶するメモリ
を有しないので、上記方法は有効でない。

また上記表示用メモリに重ね書きする方法においては、
重ね書き処理を行うため、文字パターンまたは図形パタ
ーンを書き込む前に、一旦上記表示用メモリの内容を読
み出し、上記パターンと論理和をとり、上記表示用メモ
リに書込む必要がある。このため、上記表示用メモリの
内容が「白」または「黒」であっても、一旦読み出し動
作を伴うため処理速度が低下する。

〔発明の目的〕

本発明の目的は、上記表示用メモリの内容が「白」また
は「黒」の時の処理速度を向上させる手段を提供するこ
とにある。

〔発明の概要〕

本発明では、上記表示用メモリをｍ行×ｎ列に区画化し
、上記各区画の情報がすべて「白」であるか否か、すべ
て「黒」か否かを記憶し、上記区画に上記図形パターン
あるいは文字パターンを書き込むとき、上記区画の情報
がすべて「白」であれば上記区画の内容を読み出すこと
なく、上記図形パターンあるいは文字パターンを書き込
み、上記区画の情報がすべて「黒」のときは、上記区画
の情報を読み出さず、また上記図形パターンあるいは文
字パターンの書込み動作も行わないことにより、合成の
処理速度の向上を計るものである。

〔発明の実施例〕

本発明の一実施例を第１図により説明する。

表示用メモリ１をｍ行×ｎ列忙区画し、上記各区画に対
応し、上記各区画の情報がすべて「白−であることを記
憶する白情報記憶部２と上記各区画の情報がすべて「黒
」であることを記憶する黒情報記憶部３がある。上記白
情報記憶部２は、上記各区画に１ビツトが対応しており
、初期値はＩＱＩであり、上記区画に１ビツトでも「黒
」ドツト（論理的に１′とする）を書き込もうとするこ
とを、書込データレジスタ４の出力を黒検知回路５で‘
１’の論理和をとることにより検知し、上記区画に対応
する上記白情報記憶部２０ビツトを‘１’ＶＣする。上
記黒情報記憶部３は、上記各区画に１ビツトが対応して
おり、初期値はｌＯ“であり、上記区画に全ビット「黒
」ドツトを曹き込もうとすることを、上記書込データレ
ジスタ４の出力を白検知回路６で１Ｐの論理積をとるこ
とにより検知し、上記区画に対応する上記黒情報記憶部
３０ビツトを’１’ｌＣＬ。

上記区画に１ビツトでも「白」ドツト（論理的にＴＱＩ
とする）を書き込もうとすることを、上記書込データレ
ジスタ４の出力を上記白検知回路６で°Ｏ１の論理和（
即ち‘１’の論理積）をとることにより検知し、上記区
画に対応する上記黒情報記憶部３のビットをＩＱＩにす
る。上記のようにすると、上記一区画に情報を書き込む
とき、全て「黒」情報であれば、上記黒情報記憶部３の
上記区画に対応するビットは＋１１であも書込動作を行
うときは、まず書き込もうとする上記区画に対応する上
記黒情報記憶部３のビットを調べ、‘１’であれば当該
文字パターンまたは図形パターンを上記区画に書き込む
のを止め、上記黒情報記憶部３０ビツトが＋０＋であれ
ば、上記区画に対応する上記白情報記憶部２０ビツトを
調べる。上記白情報記憶部２のビットが‘０’であれば
、上記表示用メモリ１の読み出しを行わずに、書込デー
タを上記書込データレジスタ４にセットする。次に上記
黒情報検知回路５の出力が‘０’（すなわち上記書込デ
ータがすべて１０Ｉ）であれば書き込み動作を行わず、
上記黒情報検知回路５の出力が‘１’（すなわち上記書
込データに少なくとも一ビットが‘１’）のときは上記
表示用メモリ１に上記書込データを書き込む。一方上記
白情報記憶部２０ビットが‘１’であれば、上記表示用
メモリ１の読み出しを行い、上記書込データと論理和を
とり上記書込データレジスタ４にセットする。次に上記
黒情報検知回路５の出力がＩＱＩであれば書き込み動作
を行わず、上記黒情報検知回路５の出力が‘１’のとき
は上記表示用メモリ１に上記書込データレジスタ４の内
容を書き込む。

本実施例では表示装置の例であるが印刷装置においても
同様に行えば良いことは明らかであり、また上記書込デ
ータは、文字パターンや図形パターンのみならず画像パ
ターンでも良い。

次に上記表示用メモリ１の内容を出力するとき、上記白
情報記憶部２の内容を読み出し、＋０＋であれば上記区
画の内容はすべて‘０’であるので、上記表示用メモリ
１の内容を読み出さずに、読出データレジスタ７をリセ
ットし、ＩＱＩにし、次に上記白情報記憶部２の読み出
した内容が‘１’であれば、上記黒情報記憶部３の内容
を読み出し、′１１であれば上記対応する区画の内容は
すべて‘１’であるので、上記表示用メモリ１の内容を
読み出さずに、読出データレジスタ７をセットし‘１’
にし、次に上記黒情報記憶部３の読み出した内容が‘０
’であれば、上記表示用メモリ１の対応する区画を読み
出し、表示制御部８に送出し、表示部９にて表示を行う
。このようにすると「白」または「黒」だけの区画が多
いときは、上記表示用メモリ１の書き込みのみならず読
み出し回数も減らすことができる。

〔発明の効果〕

本発明によれば、上記表示用メモリ１の内容が「白」情
報のときのみならず「黒」情報のときも書き込み動作の
回数を減らすことができ、図形、文字あるいは画像パタ
ーンの合成処理時間を減らすことができる。また、書き
込みデータが全て′Ｏ１のとき、あるいは上記表示用メ
モリから読み出したデータと上記書込データの論理和が
１０°のとき、上記表示用メモリへの書き込み動作を行
わないので上記合成処理時間を減らすことができる。ま
た上記表示用メモリの読み出し回数の削減により、表示
処理時間も減らすことができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す図である。 １・・・表示用メモリ、２・・・白情報記憶部、５・・
・黒情報記憶部、４・・・書込データレジスタ、５・・
・黒検知回路、６・・・白検知回路、７・・・読出デー
タレジスタ。

Claims (1)

【特許請求の範囲】
1. 表示画面または印刷面の情報をドットにて有する表示メ
   モリと、上記表示メモリをｍ行×ｎ列に区画化し、上記
   各区画に対応して、上記区画のドット情報がすべて‘０
   ’であることを記憶する白情報記憶部と上記区画のドッ
   ト情報がすべて‘１’であることを記憶する黒情報記憶
   部を有し、上記区画がすべて、‘１’であれば上記区画
   への文字あるいは図形、画像パターン（以下パターンと
   略す）の書込みを行わず、上記区画がすべて‘０’であ
   れば上記区画へ上記パターンを書込み、上記区画がすべ
   て‘１’でも‘０’でもないとき上記区画の内容を読出
   し、上記パターンとの論理和を上記区画に書込み、上記
   区画がすべて‘１’又は‘０’であれば、上記区画の内
   容を読出さず、上記表示メモリの読出しデータを保持す
   る読出データレジスタをそれぞれセット又はリセットす
   ることにより、表示または印字出力をすることを特徴と
   するパターン出力装置。