JPS6188564A

JPS6188564A - サイリスタ

Info

Publication number: JPS6188564A
Application number: JP60210897A
Authority: JP
Inventors: ヘルムート、ヘルベルク
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1984-09-27
Filing date: 1985-09-24
Publication date: 1986-05-06
Also published as: EP0179230A2; EP0179230A3; US4931848A; DE3435550A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、特許請求の範囲第１項の前文に記載されてい
る、高められたｄｌ／ｄｔ強度を有するサイリスタに関
する。

〔従来の技術〕

このようなサイリスタはたとえばチー。ホフマン（Ａ、
Ｈｏｆｆｍａｎｎ）およびカー、ストッカー（Ｋ、５ｔ
ｏｃｋｅｒ）著「サイリスタハンドブック（Ｔｈｙｒｉ
ｓｔｏｒ　−Ｈａｎｄｂｕｃｈ）　Ｊ　、シーメンス株
式会社（Ｓｉｅｍｅｎｓ　ＡＧ）、１９６５年、第２７
および２８頁から公知である。

このようなサイリスタは１つの円環状の補助エミッタ領
域を含んでおり、この補助エミッタ領域が、一方の主表
面のＰベースと接触する中央点弧接触部を包囲している
。ｎエミッタは同しく１つの円環構造を有し、この円環
構造が補助エミッタ領域を包囲している。しかし、この
ようなサイリスタでは、点弧過程はなかんずくｎエミッ
タの幅のために一般にそれほど速くは行われず、従って
ｎエミッタとｐエミッタとの間を流れる負荷電流の非常
に速い立ち上がりの際にサイリスタの熱的損傷が回避さ
れ得ない。

〔発明が解決しようとする問題点〕

本発明の目的は、冒頭に記載したｆｆｆｉ　ＩＪＩのサ
イリスタであって、この欠点が生しないサイリスタを提
供することである。

〔問題点を解決するための手段〕

この目的は、本発明によれば、特許請求の範囲第１項に
記載のサイリスタにより達成される。

本発明の好ましい実施態様は特許ａ？ｉ求の範囲第２項
ないし第５項に示されている。

〔発明の効果〕

本発明により得られる利点は特に、１つのエミッタが複
数個のエミッタ領域に分割され、エミッタに隣接するベ
ースが複数個の島状ベース領域に分割され、また点弧電
流を供給するべく半導体基板内に集積されている１つの
トランジスタスイッチが複＠！１．個の個々の電界効果
トランジスタに分割されることである。これらの部分構
造はサイリスタの主表面にそれぞれ、各エミッタ領域が
１つの島状ベース領域により包囲されておりかつ島状ベ
ース領域の各々が点弧電流供給用の電界効果トランジス
タと関連付けられているように配置されている。それに
より公知のサイリスタよりもはるかに迷い点弧過程の進
行が達成される。その結果として、負荷電流の大きな立
ち上がり速度に対して感度がはるかに高くなる。すなわ
ち、サイリスタのｄ　Ｉ／ｄ　を強度がはるかに高くな
る。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図には、ドープされた半導体材料、たとえばシリコ
ンから成る円板状の半導体基板１を有するサイリスタの
一部分が示されている。このサイリスタは１つのｎベー
ス層２および１つのｐエミッタ層３を含んでおり、ｐエ
ミッタ層３は半導体基Ｆｉ１の主表面ｌｂ内に、陽極端
子Ａと接続されている陽極接触部４を設けられている。

約１０Ｉ４ｃｆｎ−’のドーピング濃度にドープされた
ｎベース層２は半導体基板１の主表面１ａまで延びてい
る。

サイリスタのｐベースは複数個の島状ｐベース領域から
成っており、これらの島状ｐベース領域は、それぞれ主
表面１ａまで延びるようにｎベース層２のなかに埋込ま
れている。これらの島状ｐへ一ス領域のうち２つが参照
符号５および６を付して示されている。ｎエミツタは複
数個のｎ伝導形式のエミッタ領域から成っており、これ
らのエミッタ領域は、それぞれ主表面１ａまで延びるよ
うにｐベース領域のなかに埋込まれている。第１図には
、ｐベース領域５のなかに埋込まれているｎエミッタ領
域が参照符号７を付して、またｐベース領域６のなかに
埋込まれているｎエミッタ領域が参照符号８を付して示
されている。主表面ｌａ内でたとえば約１０２°Ｃｌ１
ｌ−’のドーピング濃度を有するｎエミッタ領域７．８
は主表面ｌａ内にそれぞれ、陰極端子にと接続されてい
る接触部９．１０を設けられている。ｐベース領域たと
えば領域５のドーピング濃度は、埋込まれているｎエミ
ッタ領域、たとえば領域７に隣接する場所でたとえばＩ
ＱＩ７ａｎ−’である。左方および右方に続く半導体基
板ｌの図示されていない部分にも上記のような島状ｐベ
ース領域が設けられており、それらのなかに同じくｎエ
ミッタ領域が埋込まれており、ｎエミッタ領域は同じく
陰極端子にと接続されている接触部を設けられている。

すべてのこれらのｎエミッタ領域に重なり合って導電接
続する接触部はサイリスタの陰極端子を形成している。

島状ｐベース領域５のなかにはｎチャネル電界効果トラ
ンジスタＴ　１のｎ伝導形式のソース領域１１が埋込ま
れており、このソース領域１１は同じく主表面１ａまで
延びており、主表面ｌａ内で導電性被覆層１２を設けら
れている。この導電性被覆層１２はソース領域１１の横
方向境界を越えてｐベース領域５と接触するまでｎエミ
ッタ領域７の方向に延長されている。主表面１ａまでか
つソース領域１１の右縁まで延びているｐベース領域５
の周縁帯域１３はゲート電極１４により覆われている。

このゲート電極１４は薄い電気絶縁性の層１５により主
表面１ａから隔離されており、またゲート端子１６と接
続されている。周縁帯域１３に右側で隣接しているｎベ
ース層２の部分領域３６はトランジスタＴ１のドレイン
領域を形成している。トランジスタＴ１は１つのトラン
ジスタスイッチのｎエミッタ領域７に対応付けられてい
る部分構造である。この部分構造を経て、後で。

詳細に説明されるように、端子１６への正の点弧電圧パ
ルス２３の印加の際に、陽極端子Ａから陰極端子にへ延
びている点弧電流回路プ（有効状態に切換えられる。

同様に、島状ｐベース領域６のなかにはｎチャネル電界
効果トランジスタＴ２のｎ伝導形式のソース領域１７が
埋込まれており、このソース領域１７は、ｐベース領域
６と接触する導電性被覆層１８を設けられている。トラ
ンジスタＴ２には、さらに、ｐベース領域６の周縁帯域
１９が屈しており、この周縁帯域１９はゲート電極２０
により覆われている。このゲート電極２０は薄い電気絶
縁性の層２１により主表面１ａから隔離されており、ま
たゲート端子１６と接続されている。トランジスタＴ２
のドレイン領域はｎベース層２の部分類域２２により形
成される。トランジスタＴ２はトランジスタスイッチの
ｎエミッタ領域８に対応付けられている１つの部分構造
である。この部分構造を経て端子１６への正の点弧電圧
パルス２３の印加の際に、陽極端子Ａから陰極端子にへ
延びている第２の点弧電流回路が有効状態に切換えられ
る。

部分７．５および１１ないし１５および３６は、トラン
ジスタＴＩを経て延びている１つの点弧電流回路を有す
る第１のサイリスタ領域Ｚ１に属している。同様に、部
分８．６および１７ないし２２は、トランジスタＴ２を
経て延びている１つの点弧電流回路を有する第２のサイ
リスタ領域Ｚ２に属している。図示されていない別の島
状ベース領域が別のサイリスタ領域を形成している。こ
れらの別のサイリスタ領域は領域Ｚ１およびＺ２と同様
に構成されており、またそれぞれｎエミッタ領域と並ん
で、トランジスタスイッチの部分構造として理解すべき
縁側の電界効果トランジスタを含んでおり、それを経て
、端子ＡおよびＫの間を延びている１つの対応付けられ
ている点弧電流回路が有効状態に切換えられる。

本発明の１つの好ましい実施態様では、ｎエミッタ領域
７．８、ソース領域１１．１７、ｐベース領域５．６お
よび接触部９．１０．１２．１８．１４．２０などはそ
れぞれ帯状に構成されており、それらの第１図の紙面に
対してほぼ垂直に延びている方向の寸法は紙面内の寸法
よりも大きい。この場合、サイリスタ領域、たとえば領
域Ｚ１およびＺ２も帯状の形態を有する。

第１図に示されている実施例では、それぞれ２つのｎエ
ミッタ領域、たとえば領域７および８の間にそれぞれ１
つの電界効果トランジスタ、たとえばトランジスタＴ１
が配置されており、それを経て１つの点弧電流回路が両
ｎエミ・ツタ領域の一方、たとえば領域７に向かって延
びている。

１つのｎエミッタ領域、たとえば領域７の幅すが、隣り
のｎエミッタ領域、たとえば領域８に向かう方向に測っ
て、これらの両エミッタ領域、たとえば領域７および８
の間の横方向間隔よりも小さく選定されていることは有
利である。第１図では、幅すはこの間隔の約１１５であ
る。サイリスタの通電状態ではそれぞれｎエミッタ領域
７．８とｐエミッタ層３との間に生ずる電流経路の著し
い扇形波がりが生ずるので、所与の数のｎエミッタ領域
において、サイリスタの主表面１ａの上記の寸法選定に
より生ずる減少が、最大許容負荷電流の顕著な減少を犠
牲にする必要なし２こ、利用され得る。特に幅すが、最
大許容負荷電流の顕著な減少なしに、前記の横方向間隔
よりもほぼ１桁小さく選定されることは有利である。前
記の横方向間隔がたとえば１００μｍであれば、幅すは
たとえば１０ｐｍに減ぜられ得る。ソース領域、たとえ
ば領域１１の幅はｎエミッタ領域、たとえば領域７の幅
に等しくされるのが目的にかなっている。

その際、両主表面１ａおよび１ｂの間のサイリスタの厚
みは２つの隣り合うｎエミッタ領域、たとえば領域７お
よび８の間の横方向間隔の１／２よりも大きいことが好
ましい。

サイリスタの阻止状態では、たとえば１０００■の電圧
が端子ＡおよびＫの間に与えられており、その際に端子
Ａが端子によりも正の電位を有する。

いま正の点弧電圧パルスを端子１６に与えると、ゲート
電極１４の下側の周縁帯域１３のなかに反転Ｎ２４が生
し、この反転層がソース領域１１とドレイン領域３６と
の間の導電チャネルを成す。

これを経て点弧電流ＩＺＩが端子Ａからソース領域１１
へ、またそこから導電性被覆層１２を経て矢印２５の方
向に部分７および５の間のｐｎ接合へ流れる。それによ
りｎエミッタ領域７は負の電荷キャリヤをｐベース領域
５内へ注入し、これらの負の電荷キャリヤはｎエミッタ
領域３に向かう方向に輸送され、また層２および３の間
のｐｎ接合においてｎベース層２内への正の電荷キャリ
ヤの注入を生じさせる。ｎエミッタ領域７から注入され
た負の電荷キャリヤはｐエミツタ層３から庄入された正
の電荷キャリヤと一緒にいわゆる蓄積電荷を形成する。

この蓄積電荷は部分５および２の間のｐｎ接合における
空間電荷帯域の崩壊の後にｐベース領域５およびｎベー
ス層２に分散する。

これらの蓄積電荷の横方向境界は破線２６および２７に
より示されており、その際に境界２６および２７の内側
の半導体基板ｌの導電率は部分２および５の基本ドーピ
ングに相当する導電率よりもはるかに大きい。その結果
として、端子ＡおよびＫの間を流れるサイリスタ領域Ｚ
１の負荷電流成分ＩＬＩが生ずる。

同様にして、点弧電圧パルス２３によりサイリスタ領域
Ｚ２のなかに点弧電流＋２２が生ぜしめられ、この点弧
電流は部分８および６の間のｐｎ接合に導通状態に切換
えられているトランジスタＴ２を経て矢印２８に沿って
供給される。その結果として、サイリスタ領域Ｚ２のな
かに負荷電流成分ＩＬ２が生ずる。負荷電流成分ＩＬＩ
およびＩＬ２は別のサイリスタ領域の相応の負荷電流成
分と共にサイリスタの負荷電流ＩＬとして合成される。

本質的に重要なことは、点弧電圧パルス２３がすべての
サイリスタ領域、たとえばＺｌおよびＺ２のなかで実際
上同時に点弧電流＋２１．１２２などを生じさせ、これ
らの点弧電流が実際上同時に負荷電流成分ＩＬＩ、ＩＬ
２などを生しさせることである。しかし、このことはサ
イリスタの点弧が全主表面１ａ上の個々のサイリスタ領
域、たとえばＺｌおよびＺ２の分布のために全主表面１
ａを実際上同時に捕らえ、従って点弧過程の非常に速い
進行が保証されていることを意味する。また、それによ
って負荷電流ＩＬが非常に大きなｄ１／ｄｔ値をもって
、すなわち非常に大きな電流立ち上がり速度をもって、
確実にスイッチングされ得る。

Ｍ積電筒２６．２７の生起により層２および３の点弧電
流ＩＺＩが流れる部分の順方向抵抗が減少し、その結果
として点弧電圧パルス２３の印加の間に点弧電流ＩＺＩ
が相応に増大する。同様のことが、同じく蓄積電荷が生
起する他のサイリスタ領域２２などの点弧電流１２２な
どにもあてはまる。

蓄積電荷のこれらの作用は、それぞれ２つの並び合うサ
イリスタ領域、たとえばＺｌおよびＺ２に対して一方の
サイリスタ領域、たとえばＺｌの点弧電流、たとえばｒ
ｚ＋に対するＮ２および３の順方向抵抗が付属のｎエミ
ッタ領域、たとえば７の下側の蓄積電荷によってだけで
なく、他方のサイリスタ領域、たとえばＺ２のｎエミ、
り領域、たとえば８の下側の蓄積電荷、たとえば２８ａ
、２９によっても減少されることにより一層高められ得
る。このことは、当該の蓄積電荷が第１図のように重な
り合う場合に生ずる。重なり合いを生しさせるために、
２つの隣り合うサイリスタ領域、たとえばＺｌおよびＺ
２のｎエミッタ領域、たとえば７および８の横方向間隔
を、サイリスタ領域、たとえばＺｌのｎエミッタ領域と
これに対応付けられている電界効果トランジスタ、たと
えばＴＩの周縁帯域、たとえば１３との間の横方向間隔
にほぼ等しく選定することは目的にがなっている。

第２図には本発明の第２の実施例が示されている。この
実施例では、島状ｐベース領域５のなかにソース領域１
１の外側に第２のソース領域３゜が埋込まれており、こ
の第２のソース領域３ｏは１つの導電性被覆層３１を設
けられており、この導電性被覆層３１はｎエミッタ領域
７に向かう方向に第２のソース領域３０と島状ｐベース
領域５との間のｐｎ接合を越えて島状ｐベース領域５と
接触するまで延長されている。主表面１ａまでかつ第２
のソース領域３０の左縁まで延びている島状ｐベース領
域５の周縁帯域３２はゲート電極３３により覆われてお
り、このゲート電極３３は薄い電気絶縁性の屓３４によ
り主表面１ａから隔離されている。ゲート電極３３は前
記のゲート電極、１４および２０と一緒に共通のゲート
端子１６に接続されている。第２図中には、第１図で既
に説明した部分と同一の部分には同一の参照符号が付さ
れている。

部分３０．３２．２．３．３３．３４および３１から形
成される電界効果トランジスタＴｌａを経て点弧電流＋
２１３がｎエミッタ領域７に供給される。このことは矢
印２５ａにより示されている。点弧電圧パルスの印加の
際にゲート電極３３の下側に形成される反転層は参照符
号２４ａを付して示されており、この反転層を経てＩＺ
ｌａに対する点弧電流回路が延びている。同様にして、
もう１つの電界効果トランジスタＴ２ａが島状ｐベース
領域６の左縁に配置されており、それを経て点弧電流１
ｚ２ａがｎエミッタ領域８に供給される。ゲート電極１
４がトランジスタＴ１およびＴ２ａに対して共通である
ことは目的にかなっている。他の図示されていないｐベ
ース領域もこの実施例ではそれぞれ１つの追加的な電界
効果トランジスタを有する。

２つの隣り合うｎエミッタ領域、たとえば７および８の
間の横方向間隔にくらべて個々のｎエミッタ領域、たと
えば７の幅すを減少させるための第１図で説明した対策
は第２図による配２にも応用可能である。主表面１ａお
よび１ｂの間の半導体基板１の最小厚みを２つの隣り合
うｎエミ、夕領域、たとえば７および８の間の横方向間
隔の１／２よりも太き（選定するという前記の寸法選定
基準が同じくあてはまる。

第２図による配置の第１の実施態様では、領域７．８．
１１．１７および３０ならびに部分９．１０．１２．１
４．１８．２０．３１および３３は帯状に構成されてお
り、その際に第２図の紙面に対してほぼ垂直に延びる方
向のそれらの寸法はこの紙面内の寸法よりも大きい。

第２の好ましい実施態様が、第２図によるサイリスタの
平面図である第３図に示されている。第３図によれば、
主表面ｌａ内のｎエミッタ領域７は正方形または長方形
の形状を有する。接触部９は第３図中で領域７と同一の
横方向境界を有し、ハツチングを施して示されている。

ソース領域１１および周縁領域１３は正方形または長方
形の側辺に沿って延びており、また領域７をすべての側
辺により包囲するように閉じている。第３図中にハツチ
ングを施して示されている導電性被覆層１２は領域７を
同じくすべての側辺により包囲している。ゲート電極１
４は同じくハツチングを施して示されている電極格子１
４．１４ａ、１４ｂおよび３５の一部分を成している。

第３図の電極格子の正方形または長方形の中間空間の各
々のなかにサイリスタ領域Ｚ１．７２などの１つが位置
している。それによりサイリスタの１つのセル構造が生
じている。第２図には、第３図に示されているサイリス
タの鎖線■−Ｈに沿う断面が示されている。

以上に説明した本発明の実施例とならんで、前記の半導
体領域をそれぞれ反対の伝導形式の半導体領域により置
換し、同時に前記の電圧または電流の代わりにそれぞれ
反対の符号の電圧または電流を使用する実施例も有怠義
である。これらの場合には端子ＡおよびＫの記号も互い
に入れ換えられる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の断面図、第２図は本発
明の第２の実施例の断面図、第３図は第１図に従って構
成されたサイリスタの平面図である。１・・・半導体基板、１ａ、１ｂ・・・主表面、２・・
・ｎベース層、３・・・ｐエミ’７り層、４・・・陽極
接触部、５．６・・・島状ｐベース領域、７．８・・・
ｎエミッタ領域、９．１０・・・接触部、１１・・・ソ
ース領域、１２・・・導電性被覆層、１３・・・周縁帯
域、１４・・・ゲート電極、１５・・・電気絶縁層、１
６・・・端子、１７・・・ソース領域、１８・・・導電
性被覆層、１９・・・周縁帯域、２０・・・ゲート電極
、２１・・・電気絶縁層、２２・・・ｎへ一ス層の部分
領域、２３・・・点弧電圧パルス、２６．２７．２８ａ
、２９・・・蓄積電荷、３０・・・ソース領域、３１・
・・導電性板＋Ｍ、Ｔ’Ｊ−３２・・・周縁帯域、３２
・・・ゲート電極、３４・・・電気絶縁性層、３５・・
・電）風格子、３６　＝・・ドレイン領域、ＴＩ、’ｌ
”ｌａ、Ｔ２、Ｔ２ａ・・・電界効果トランジスタ、Ｚ
ｌ、Ｚ２・・・サイリスタ領域。

Claims

【特許請求の範囲】１）第１の主表面のなかに第１の接触部を設けられてい
るｎエミッタと、ｎエミッタに隣接するｐベースと、第
２の主表面のなかに第２の接触部を設けられているｐエ
ミッタと、ｐエミッタに隣接しておりかつｐベースから
ｐｎ接合により隔離されているｎベースとを含んでいる
半導体基板を有するサイリスタにおいて、エミッタの１
つが複数個のエミッタ領域（７）から成っており、これ
らのエミッタ領域（７）は重なり合って導電的に接続さ
れている接触部（９）を設けられており、このエミッタ
に隣接するベースが複数個の島状ベース領域（５）から
成っており、これらのベース領域（５）のなかにエミッ
タ領域（７）がそれぞれ埋込まれており、１つの島状ベ
ース領域（５）にそれぞれ少なくとも１つの電界効果ト
ランジスタ（Ｔ１）が対応付けられており、この電界効
果トランジスタ（Ｔ１）は、島状ベース領域（５）のな
かに埋込まれておりかつこのベース領域（５）のなかに
埋込まれているエミッタ領域（７）と同一の伝導形式を
有するソース領域（１１）と、主表面（１ａ）までかつ
ソース領域（１１）の縁まで延びている島状ベース領域
（５）の周縁帯域（１３）と、周縁帯域（１３）を覆っ
ておりかつ薄い電気絶縁性の層（１５）により主表面（
１ａ）から隔離されているゲート電極（１４）と、島状
ベース領域（５）に隣接するベース（２）の周縁帯域（
１３）に隣接する部分領域（３５）とから成っており、
ソース領域（１１）が導電性の被覆層（１２）を設けら
れており、この導電性被覆層（１２）が島状ベース領域
（５）と接触しており、またすべての電界効果トランジ
スタ（Ｔ１）のゲート電極（１４）が１つの共通のゲー
ト端子（１６）と接続されていることを特徴とするサイ
リスタ。２）１つのエミッタ領域（７）の幅（ｂ）が、隣りのエ
ミッタ領域（８）に向かう方向に測って、これらの両エ
ミッタ領域（７、８）の間の横方向間隔よりも小さいこ
とを特徴とする特許請求の範囲第１項記載のサイリスタ
。３）１つのエミッタ領域（７）の幅（ｂ）が、隣りのエ
ミッタ領域（８）に向かう方向に測って、これらの両エ
ミッタ領域（７、８）の間の横方向間隔よりも１桁小さ
いことを特徴とする特許請求の範囲第２項記載のサイリ
スタ。４）両主表面（１ａ、１ｂ）の間の半導体基板（１）の
厚みが１つのエミッタ領域（７）と、このエミッタ領域
（７）が配置されている島状ベース領域（５）のなかに
配置されている１つの電界効果トランジスタ（Ｔ１）の
周縁帯域（１３）との間の横方向間隔よりも大きいこと
を特徴とする特許請求の範囲第１項ないし第３項のいず
れか１項に記載のサイリスタ。５）１つの島状ベース領域（５）のなかに設けられてい
るエミッタ領域（７）の各々が１つのソース領域（１１
）により包囲されており、このソース領域（１１）はこ
の島状ベース領域（５）の周縁帯域（１３）により包囲
されており、ソース領域（１１）および周縁帯域（１３
）は１つの長方形の側辺にほぼ沿って延びており、また
複数個の島状ベース領域（５）の並び合って配置されて
いる周縁帯域（１３）の間にゲート電極（１４、１４ａ
、１４ｂ、３５）から成る１つのゲートが配置されてい
ることを特徴とする特許請求の範囲第１項ないし第４項
のいずれか１項に記載のサイリスタ。