JPS618797A - 波形パタ−ンデ−タ読出装置 - Google Patents
波形パタ−ンデ−タ読出装置Info
- Publication number
- JPS618797A JPS618797A JP59127116A JP12711684A JPS618797A JP S618797 A JPS618797 A JP S618797A JP 59127116 A JP59127116 A JP 59127116A JP 12711684 A JP12711684 A JP 12711684A JP S618797 A JPS618797 A JP S618797A
- Authority
- JP
- Japan
- Prior art keywords
- waveform pattern
- pattern data
- address
- data
- roms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、所望の波形パターンに応じたデータをＲＯＭ
（リード・オンリ・メモリ）から読み出すための波形
パターンデータ読出装置に係シ、たとえばエアコン等の
インバータ制御用のＰＷＭ（パルス幅変調）波形を発生
させる場合に使用されるものである。
（リード・オンリ・メモリ）から読み出すための波形
パターンデータ読出装置に係シ、たとえばエアコン等の
インバータ制御用のＰＷＭ（パルス幅変調）波形を発生
させる場合に使用されるものである。
この種の従来の波形・母ターンデータ読出装置は、波形
パターンデータを記憶したマスクＲＯＭおよび周辺受路
が１チツプ上に集積回路化され、第１図に示すように構
成されている。即ち、第１のＲＯＭ Ａ〜第６のＲＯＭ
Ｆはそれぞれ正弦波の位相のうち０°〜１８０°を６
等分した各３０’分の波形パターンを表わす所定数の波
形パターンデータ（たとえば１データは８ビツトからな
る）を記憶するように定義付け（割シ尚で）がなされて
いる（第２図参照）。この場合、各ＲＯＭはそれぞれ電
圧レベルの大きさが異なるたとえば３２種類分の波形・
母ターンデータを記憶しており、１種類分のデータをメ
モリ領域の１頁分に割シ当てている。この１頁分のアド
レス領域としてはたとえば２５６個連続する番地が割）
浩てられておシ、第１頁が°〜２５５番地、第２頁が２
５６〜５１１番地、・・・、第３２頁が７９３５〜８１
９１番地に割シ轟てられている。１は電圧セレクト指定
入力に応じて上記ＲＯＭ Ａ −Ｆの読み出し頁を選択
するページセレクタ、２は周波数指定入力に応じた速度
の出力クロックレートを決定するレートマルチプライヤ
、３は上記レートマルチプライヤ２からの出力クロック
を計数する８ビツトのアップカウンタ〃・らなるアドレ
スカウンタであって、前記ＲＯＭ Ａ −Ｆの選択ベー
ゾのアドレス領域（２５６番地分）を前記周波数指定入
力に応じた速度で小さい番地から大きい番地の方向へ走
査的に指定する動作を繰シ返すものである。４はたとえ
ば４ビツトのデータが２回入力し、入力毎にラッチして
８ビツトデータを得る８ビツトラッチ回□路であって、
８ビツトのうち上位５ビ、トを前記ページセレクタ１へ
電圧セレクト指定信号として供給し、下位３ビ、トを前
記レートマルチプライヤ２へ周波数指定信号として供給
するものである。
パターンデータを記憶したマスクＲＯＭおよび周辺受路
が１チツプ上に集積回路化され、第１図に示すように構
成されている。即ち、第１のＲＯＭ Ａ〜第６のＲＯＭ
Ｆはそれぞれ正弦波の位相のうち０°〜１８０°を６
等分した各３０’分の波形パターンを表わす所定数の波
形パターンデータ（たとえば１データは８ビツトからな
る）を記憶するように定義付け（割シ尚で）がなされて
いる（第２図参照）。この場合、各ＲＯＭはそれぞれ電
圧レベルの大きさが異なるたとえば３２種類分の波形・
母ターンデータを記憶しており、１種類分のデータをメ
モリ領域の１頁分に割シ当てている。この１頁分のアド
レス領域としてはたとえば２５６個連続する番地が割）
浩てられておシ、第１頁が°〜２５５番地、第２頁が２
５６〜５１１番地、・・・、第３２頁が７９３５〜８１
９１番地に割シ轟てられている。１は電圧セレクト指定
入力に応じて上記ＲＯＭ Ａ −Ｆの読み出し頁を選択
するページセレクタ、２は周波数指定入力に応じた速度
の出力クロックレートを決定するレートマルチプライヤ
、３は上記レートマルチプライヤ２からの出力クロック
を計数する８ビツトのアップカウンタ〃・らなるアドレ
スカウンタであって、前記ＲＯＭ Ａ −Ｆの選択ベー
ゾのアドレス領域（２５６番地分）を前記周波数指定入
力に応じた速度で小さい番地から大きい番地の方向へ走
査的に指定する動作を繰シ返すものである。４はたとえ
ば４ビツトのデータが２回入力し、入力毎にラッチして
８ビツトデータを得る８ビツトラッチ回□路であって、
８ビツトのうち上位５ビ、トを前記ページセレクタ１へ
電圧セレクト指定信号として供給し、下位３ビ、トを前
記レートマルチプライヤ２へ周波数指定信号として供給
するものである。
上記波形パターンデータ読出装置においては。
周波数指定入力に応じた一定速度で、電圧選択入力に応
じて選択された特定頁の波形・母ターンデータ（３０°
分）の各データが順次読み出され、この動作が６回縁シ
返されてθ°〜３０．３１〜６０°、６１°〜９０°、
１２１〜１５０，１５１〜１８０°のデータが順次出力
される。このような動作が２回縁シ返されて正弦波の一
周期分の波形ノＪ？ターンデータが得られるものでア）
、このデータはエアコン等のインバータ制御用の界麿波
形を発生する場合に使用可能である。この場合、波形ノ
’？ターンデータは３２通シの電圧レベルのいずれかを
使用可能であってレベル選択を細かく行なうことができ
るので、インバータ制御を精細に行なうことができる。
じて選択された特定頁の波形・母ターンデータ（３０°
分）の各データが順次読み出され、この動作が６回縁シ
返されてθ°〜３０．３１〜６０°、６１°〜９０°、
１２１〜１５０，１５１〜１８０°のデータが順次出力
される。このような動作が２回縁シ返されて正弦波の一
周期分の波形ノＪ？ターンデータが得られるものでア）
、このデータはエアコン等のインバータ制御用の界麿波
形を発生する場合に使用可能である。この場合、波形ノ
’？ターンデータは３２通シの電圧レベルのいずれかを
使用可能であってレベル選択を細かく行なうことができ
るので、インバータ制御を精細に行なうことができる。
ところで、第１図の装置においては、１個当シ３２頁分
の記憶容量のマスクＲＯＭ （アドレス領域は２５６Ｘ
３２＝８１９２番地分である）を６個必要とするので、
チップ面積が大きくなシ、歩留シが低下し、コストが高
くなるなどの欠点があった。
の記憶容量のマスクＲＯＭ （アドレス領域は２５６Ｘ
３２＝８１９２番地分である）を６個必要とするので、
チップ面積が大きくなシ、歩留シが低下し、コストが高
くなるなどの欠点があった。
本発明は上記の事情に鑑みてなされたもので、波形パタ
ーンデータを記憶してお（ＲＯＭおよびその周辺回路を
１チ、プ化する場合にチップ面積の縮少１歩留シの向上
、コストの低減が可能な波形・リーンデータ続出装置を
提供するものである。
ーンデータを記憶してお（ＲＯＭおよびその周辺回路を
１チ、プ化する場合にチップ面積の縮少１歩留シの向上
、コストの低減が可能な波形・リーンデータ続出装置を
提供するものである。
即ち、本発明の波形パターンデータ読出装置は、正弦波
の位相０’−９０°を複数（財）個に等分した各区分の
波形パターンを表わす所定数の波形パターンデータをＮ
個のＲＯＭそれぞれの同じ大きさのメモリ領域にそれぞ
れ対応して記憶させておき、所定クロックを上記メモリ
領域の番地数だけ計数する毎にアップカウント動作から
ダウンカウント動作へまたはその逆へ切り替わるアップ
ダウンカウンタからなるアドレスカウンタによ）上記Ｎ
個のＲＯＭそれぞれのアドレス指定を行なわせ、アドレ
スカウンタのＮ個のアップ・ダウンカウント動作により
前記正弦波の半サイクル分の波形・臂ターンデータを順
次読み出すようにしたととを特徴とするものである。
の位相０’−９０°を複数（財）個に等分した各区分の
波形パターンを表わす所定数の波形パターンデータをＮ
個のＲＯＭそれぞれの同じ大きさのメモリ領域にそれぞ
れ対応して記憶させておき、所定クロックを上記メモリ
領域の番地数だけ計数する毎にアップカウント動作から
ダウンカウント動作へまたはその逆へ切り替わるアップ
ダウンカウンタからなるアドレスカウンタによ）上記Ｎ
個のＲＯＭそれぞれのアドレス指定を行なわせ、アドレ
スカウンタのＮ個のアップ・ダウンカウント動作により
前記正弦波の半サイクル分の波形・臂ターンデータを順
次読み出すようにしたととを特徴とするものである。
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第３図に示す波形パターンデータ読出装置は、第１図を
参照して前述した装置に比べて、第４〜第６のＲＯＭ
（第１図Ｄ−Ｆ）を省略した点、第２のＲＯＭ Ｂにお
ける波形パターンデータと番地との対応関係およびアド
レスカウンタ３０としてアップダウンカウンタを用いる
ことによって第１〜第３のＲＯＭ Ａ Ａ−Ｃの各デー
タを対応してＯ〜３０．３１〜６０．６１〜９０のデー
タとして読み出すだけでなく１５１°〜１８０°。
参照して前述した装置に比べて、第４〜第６のＲＯＭ
（第１図Ｄ−Ｆ）を省略した点、第２のＲＯＭ Ｂにお
ける波形パターンデータと番地との対応関係およびアド
レスカウンタ３０としてアップダウンカウンタを用いる
ことによって第１〜第３のＲＯＭ Ａ Ａ−Ｃの各デー
タを対応してＯ〜３０．３１〜６０．６１〜９０のデー
タとして読み出すだけでなく１５１°〜１８０°。
１２１°〜１５０°、９１°〜１２０ｂデータとして読
み出すようにした点が異なシ、その他は同じであるので
第１図中と同一部分には同一符号を付してその説明を省
略する。なお、第４図は正弦波の半サイクルのデータに
対する第１〜第３のＲＯＭ Ａ −Ｃの割シ当て状況を
示している・上記装置において、アドレスカウンタ３０
は周波数指定入力に応じたレートマルチプライヤ２から
の出力クロックを２５６回（８ビツトカウンタの最大計
数回数）計数する毎にカウントアツプ動作からカウント
ダウン動作へまたはその逆へ切り替りて計数動作を繰シ
返すものである。そして、このアップ・ダウン動作を３
回縁シ返すことでθ〜１８０°の波形パターンデータを
出力するものである。即ち、第１回目のアップ動作時に
は第１のＲＯＭ Ａの選択ページのアドレス領域を小さ
い番地から大きい番地の方向へ走査的に指定して順次読
み出した０°−３０°の波形ノリーンデータを出力し、
第１回目のダウン動作時には第２のＲＯＭ Ｂの選択ペ
ージのアドレス領域を大きい番地から小さい番地の方向
へ走査的に指定して順次読み出した３１°〜６０°の波
形パターンデータを出力し、第２回目のアップ動作時に
は第３のＲＯＭ Ｃの選択ページのアドレス領域を小さ
い番地から大きい番地の方向へ走査的に指定して順次読
み出した６１°〜９０°の波形ノ臂ターンデータを出力
し、第２回目のダウン動作時には第３のＲＯＭ Ｃの選
択ページのアドレス領域を大きい番地から小さい番地の
方向へ走査的に指定して順次読み出した９１°〜１２０
の波形パターンデータを出力し、第３回目のアップ動作
時には第２のＲＯＭ Ｂの選択ページのアドレス領域を
小さい番地から大きい番地の方向へ走査的に指定して順
次読み出した１２１°〜１５０の波形パターンデータを
出力し、第３回目のダウン動作時には第１のＲＯＭ Ａ
の選択ページのアドレス領域を大きい番地から小さい番
地の方向へ走査的に指定して順次読み出した１５１°〜
１８０°の波形パターンデータを出力する。
み出すようにした点が異なシ、その他は同じであるので
第１図中と同一部分には同一符号を付してその説明を省
略する。なお、第４図は正弦波の半サイクルのデータに
対する第１〜第３のＲＯＭ Ａ −Ｃの割シ当て状況を
示している・上記装置において、アドレスカウンタ３０
は周波数指定入力に応じたレートマルチプライヤ２から
の出力クロックを２５６回（８ビツトカウンタの最大計
数回数）計数する毎にカウントアツプ動作からカウント
ダウン動作へまたはその逆へ切り替りて計数動作を繰シ
返すものである。そして、このアップ・ダウン動作を３
回縁シ返すことでθ〜１８０°の波形パターンデータを
出力するものである。即ち、第１回目のアップ動作時に
は第１のＲＯＭ Ａの選択ページのアドレス領域を小さ
い番地から大きい番地の方向へ走査的に指定して順次読
み出した０°−３０°の波形ノリーンデータを出力し、
第１回目のダウン動作時には第２のＲＯＭ Ｂの選択ペ
ージのアドレス領域を大きい番地から小さい番地の方向
へ走査的に指定して順次読み出した３１°〜６０°の波
形パターンデータを出力し、第２回目のアップ動作時に
は第３のＲＯＭ Ｃの選択ページのアドレス領域を小さ
い番地から大きい番地の方向へ走査的に指定して順次読
み出した６１°〜９０°の波形ノ臂ターンデータを出力
し、第２回目のダウン動作時には第３のＲＯＭ Ｃの選
択ページのアドレス領域を大きい番地から小さい番地の
方向へ走査的に指定して順次読み出した９１°〜１２０
の波形パターンデータを出力し、第３回目のアップ動作
時には第２のＲＯＭ Ｂの選択ページのアドレス領域を
小さい番地から大きい番地の方向へ走査的に指定して順
次読み出した１２１°〜１５０の波形パターンデータを
出力し、第３回目のダウン動作時には第１のＲＯＭ Ａ
の選択ページのアドレス領域を大きい番地から小さい番
地の方向へ走査的に指定して順次読み出した１５１°〜
１８０°の波形パターンデータを出力する。
そして、上記したような動作が２回線シ返されることに
よって正弦波の一周期分のデータが得られるものであシ
、このデータはエアコン等のインバータ制御用の田波形
を発生させる場合に使用可能である。
よって正弦波の一周期分のデータが得られるものであシ
、このデータはエアコン等のインバータ制御用の田波形
を発生させる場合に使用可能である。
上述したような波形パターンデータ読出装置によれば、
１個当シ３２負分の記憶容量のマスクＲＯＭ （アドレ
ス領域は２５６Ｘ３２＝８１９２番地分である）の必要
数が３個で済む（従来例に比べて半減している）ので、
１チツプ化に際してチップ面積の縮少、歩留シの向上、
コストの低減が可能になる。
１個当シ３２負分の記憶容量のマスクＲＯＭ （アドレ
ス領域は２５６Ｘ３２＝８１９２番地分である）の必要
数が３個で済む（従来例に比べて半減している）ので、
１チツプ化に際してチップ面積の縮少、歩留シの向上、
コストの低減が可能になる。
なお、上記実施例は正弦波の位相０°〜９０°を３等分
した各区分のデータを３個のＲＯＭ ＩＣ記憶したが、
上記位相を２等分した各区分のデータを２個のＲＯＭに
記憶するように変更して実施することも可能であシ、区
分数は限定されるものではない。また、各区分のデータ
の連続性の精度は前記実施例に限られずに自由に設定可
能である。
した各区分のデータを３個のＲＯＭ ＩＣ記憶したが、
上記位相を２等分した各区分のデータを２個のＲＯＭに
記憶するように変更して実施することも可能であシ、区
分数は限定されるものではない。また、各区分のデータ
の連続性の精度は前記実施例に限られずに自由に設定可
能である。
上述したように本発明の波形・母ターンデータ続出装置
によれば、使用するマスクＲＯＭの記憶容量が少なくて
済むので、マスクＲＯＭおよびその周辺回路を１チツプ
化する際にチップ面積の縮少１歩留シの向上、コストの
低減を実現することができ、エアコン等のインバータ制
御用のＰＷＭ波形を発生させる場合などに使用して好適
である。
によれば、使用するマスクＲＯＭの記憶容量が少なくて
済むので、マスクＲＯＭおよびその周辺回路を１チツプ
化する際にチップ面積の縮少１歩留シの向上、コストの
低減を実現することができ、エアコン等のインバータ制
御用のＰＷＭ波形を発生させる場合などに使用して好適
である。
第１図は従来の波形・ぐターンデータ読出装置を示す構
成説明図、第２図は第１図のＲＯＭの記憶データ定義領
域を説明するために示す図、第３図は本発明に係る波形
パターンデータ読出装置の一実施例を示す構成説明図、
第４図は第３図のＲＯＭの記憶データ定義領域を説明す
るために示す図である。 ＡＮＣ・・・ＲＯＭ、１・・・ペーソセレクタ、２・・
・レートマルチグライヤ、３０・・・アドレスカウンタ
（アラジグランカウンタ）。 出願人代理人 弁理士 鈴 江 武 彦第１因
成説明図、第２図は第１図のＲＯＭの記憶データ定義領
域を説明するために示す図、第３図は本発明に係る波形
パターンデータ読出装置の一実施例を示す構成説明図、
第４図は第３図のＲＯＭの記憶データ定義領域を説明す
るために示す図である。 ＡＮＣ・・・ＲＯＭ、１・・・ペーソセレクタ、２・・
・レートマルチグライヤ、３０・・・アドレスカウンタ
（アラジグランカウンタ）。 出願人代理人 弁理士 鈴 江 武 彦第１因
Claims (2)
- （１）正弦波の位相０°〜９０°を複数（Ｎ）個に等分
した各区分における所定の波形パターンを表わす所定数
の波形パターンデータをそれぞれ対応して同じ大きさの
メモリ領域に記憶したＮ個のＲＯＭと、所定クロックを
上記メモリ領域の番地数だけ計数する毎にアツプカウン
ト動作からダウンカウンタ動作へまたはその逆へ切り替
わるアップダウンカウンタにより上記Ｎ個のＲＯＭそれ
ぞれのアドレス指定を行なうアドレスカウンタとを具備
し、上記アドレスカウンタのＮ回のアップ・ダウンカウ
ント動作により正弦波の半サイクル分の波形パターンデ
ータを順次読み出し正弦波１サイクルを最終的に出力す
ることを特徴とする波形パターンデータ読出装置。 - （２）前記各ＲＯＭは、電圧レベルが相異なる複数種類
の波形パターンに対応する複数種類の波形パターンデー
タをそれぞれ同じ大きさのメモリ領域からなる複数のペ
ージ領域に記憶しており、電圧レベル指定入力に応じて
上記各ＲＯＭの同じページ領域を選択するページセレク
タを有し、前記所定クロックのクロックレートを周波数
指定入力に応じて決定するレートマルチプライヤを有し
、前記アドレスカウンタの２Ｎ回のアップ・ダウンカウ
ント動作により、正弦波の一周期分の波形パターンデー
タを順次読み出してインバータ制御用のデータとして使
用することを特徴とする前記特許請求の範囲第１項記載
の波形パターンデータ読出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127116A JPS618797A (ja) | 1984-06-20 | 1984-06-20 | 波形パタ−ンデ−タ読出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127116A JPS618797A (ja) | 1984-06-20 | 1984-06-20 | 波形パタ−ンデ−タ読出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618797A true JPS618797A (ja) | 1986-01-16 |
| JPH0412558B2 JPH0412558B2 (ja) | 1992-03-04 |
Family
ID=14952000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127116A Granted JPS618797A (ja) | 1984-06-20 | 1984-06-20 | 波形パタ−ンデ−タ読出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618797A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645228A (en) * | 1979-09-17 | 1981-04-24 | Hanaoka Takashi | Uniting method for nonmagnetic separate sheet and magnetic body of magnetic apparatus |
| JPS57133588A (en) * | 1981-02-10 | 1982-08-18 | Mitsubishi Electric Corp | Storage device of integrated circuit |
-
1984
- 1984-06-20 JP JP59127116A patent/JPS618797A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5645228A (en) * | 1979-09-17 | 1981-04-24 | Hanaoka Takashi | Uniting method for nonmagnetic separate sheet and magnetic body of magnetic apparatus |
| JPS57133588A (en) * | 1981-02-10 | 1982-08-18 | Mitsubishi Electric Corp | Storage device of integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412558B2 (ja) | 1992-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356544A (en) | Apparatus for controlling an inverter main circuit | |
| US4105939A (en) | Direct digital technique for generating an AC waveform | |
| US4914396A (en) | PWM waveform generator | |
| US4466070A (en) | Control unit with digital addressing memory for a DC-to-AC inverter | |
| JP3294687B2 (ja) | クロック分周器およびモータ駆動制御装置 | |
| JPH0526439B2 (ja) | ||
| JPS618797A (ja) | 波形パタ−ンデ−タ読出装置 | |
| US4654773A (en) | Inverter control circuit | |
| US4807103A (en) | Apparatus for controlling a PWM controlled inverter | |
| JP2545008B2 (ja) | 可変周波数信号発生方法 | |
| US4764687A (en) | Variable timing sequencer | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JPS62131622A (ja) | プログラマブル可変波長発振器 | |
| JP2003110364A (ja) | 信号波形生成出力装置 | |
| JPS6121879Y2 (ja) | ||
| JPS6184121A (ja) | デイジタル・アナログ変換装置 | |
| JPS6260916B2 (ja) | ||
| JPS6152156A (ja) | ２相信号発生装置 | |
| JP2634425B2 (ja) | 音程変調回路 | |
| JP2590458B2 (ja) | デイジタルサ−ボ制御方法 | |
| JPH01227627A (ja) | 電源制御用トリガパルス発生回路 | |
| JPS6058608B2 (ja) | タイミング信号発生装置 | |
| JPH03118793A (ja) | インバータ制御装置 | |
| JPH0225567B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |