JPS6181657A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6181657A JPS6181657A JP20473284A JP20473284A JPS6181657A JP S6181657 A JPS6181657 A JP S6181657A JP 20473284 A JP20473284 A JP 20473284A JP 20473284 A JP20473284 A JP 20473284A JP S6181657 A JPS6181657 A JP S6181657A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
本発明は多層配線を有するＣＯＤ固体撮像装置、ゲート
アレイ等の半導体装置に関する。
アレイ等の半導体装置に関する。
（ロ）従来の技術
この種多層配線構成を有する半導体装置は、例えばＲＯ
ＡＲｅｖｉｅｗ、ＶｏＬ、４３＋ Ｓｅｐｔｅｍｂｅｒ
ｌ ９８２、 Ｐ、 ４３１に示されている様に、多層
配線間の層間絶縁膜として、リンガラスやボロンガラス
等の１０００°Ｃ程度の高温熱処理に依って溶解される
材料管用いている。即ち、このリンガラスやボロンガラ
スをある程度熱溶解せしめる事に依って、下層の配線に
依る段差を緩和し、この段差に依る上層配線の断線事故
が防止されるのである。
ＡＲｅｖｉｅｗ、ＶｏＬ、４３＋ Ｓｅｐｔｅｍｂｅｒ
ｌ ９８２、 Ｐ、 ４３１に示されている様に、多層
配線間の層間絶縁膜として、リンガラスやボロンガラス
等の１０００°Ｃ程度の高温熱処理に依って溶解される
材料管用いている。即ち、このリンガラスやボロンガラ
スをある程度熱溶解せしめる事に依って、下層の配線に
依る段差を緩和し、この段差に依る上層配線の断線事故
が防止されるのである。
斯様な従来の半導体装置を第２図（イ）（口１（ハ）の
製造工程図に基づいて説明する。
製造工程図に基づいて説明する。
まず、同図（イ）に示す如く、半導体基板（１１、例え
ばＣＯＤチャンネルが形成されている撮像基板、上に８
１０２からなる絶縁膜（２）を被着したものに於いて、
これに膜厚１μｍのポリシリコンからなる下層配線（３
）、例えばＣｔＯＤ第１層ゲート電極を設ける。そして
さらにこの配線（３）上に燐濃度８％程度の膜厚１μｍ
の燐ガラスからなる層間絶縁膜（４）ヲ常圧ＯＶＤ法に
て堆積被着せしめ、これに水蒸気雰囲気中で１０００°
Ｃの熱処理（リフロー）を行ない上記下層配線（３）の
急峻な段差に起因する層間絶縁膜（４）の段差の勾配を
緩和している。
ばＣＯＤチャンネルが形成されている撮像基板、上に８
１０２からなる絶縁膜（２）を被着したものに於いて、
これに膜厚１μｍのポリシリコンからなる下層配線（３
）、例えばＣｔＯＤ第１層ゲート電極を設ける。そして
さらにこの配線（３）上に燐濃度８％程度の膜厚１μｍ
の燐ガラスからなる層間絶縁膜（４）ヲ常圧ＯＶＤ法に
て堆積被着せしめ、これに水蒸気雰囲気中で１０００°
Ｃの熱処理（リフロー）を行ない上記下層配線（３）の
急峻な段差に起因する層間絶縁膜（４）の段差の勾配を
緩和している。
次に同図（ロ）に示す如く、上記層間絶縁膜（４）上に
０．１μｍ厚のポリシリコンからなる上層配線（５）、
例えばＯＯＤ第２層ゲート電極、全減圧ｃｖＤ法にて堆
積被着する。この場合、配線（５）はポリシリコン材料
であるので導電性付与の為に導入される燐の如き不純物
を安定拡散せしめる目的から窒素雰囲気中で約１０００
℃で１０分間アニールを行なう。
０．１μｍ厚のポリシリコンからなる上層配線（５）、
例えばＯＯＤ第２層ゲート電極、全減圧ｃｖＤ法にて堆
積被着する。この場合、配線（５）はポリシリコン材料
であるので導電性付与の為に導入される燐の如き不純物
を安定拡散せしめる目的から窒素雰囲気中で約１０００
℃で１０分間アニールを行なう。
ところが、このアニール時に於いて、上記層間絶縁膜（
４）の燐ガラス自体も溶解される事となるので、第２図
（ハ）に示す如く、上層配線（５）とこの層間絶縁膜（
４）との接触箇所において凹凸が発生する事となる。
４）の燐ガラス自体も溶解される事となるので、第２図
（ハ）に示す如く、上層配線（５）とこの層間絶縁膜（
４）との接触箇所において凹凸が発生する事となる。
処理以外にも、例えば高融点金属の上層配線（５）成形
時の熱処理に依っても層間絶縁膜（４）の溶解は起こり
、同様の凹凸が生じる慣れがある。
時の熱処理に依っても層間絶縁膜（４）の溶解は起こり
、同様の凹凸が生じる慣れがある。
上述の如き上層電極（５）の凹凸変形は、微細加工の障
害となるばかりか、断線事故を招く原因であるので、半
導体装置の重大なる欠陥となるものであった。
害となるばかりか、断線事故を招く原因であるので、半
導体装置の重大なる欠陥となるものであった。
（ハ）発明が解決しようとする問題点
本発明は上述の現状に鑑みてなされ、層間絶縁膜の溶解
に起因する該絶縁膜上の配線の凹凸変形を抑制できる半
導体装置を実現するものである。
に起因する該絶縁膜上の配線の凹凸変形を抑制できる半
導体装置を実現するものである。
に）問題点を解決するための手段
本発明の半導体装置は層間絶縁膜とこの上に配置される
配線との間に、該層間絶縁膜より高い融点をもつ材料か
らなる保護膜を介在せしめたものである。
配線との間に、該層間絶縁膜より高い融点をもつ材料か
らなる保護膜を介在せしめたものである。
（ホ）作 用
本発明の半導体装置に依れば１層間絶縁膜上の配線に熱
処理を行なう場合、層間絶縁膜が溶解されたとしても、
層間絶縁膜と配線間に介在した保護膜が溶解されないで
いるので、配線が凹凸変形する事はない。
処理を行なう場合、層間絶縁膜が溶解されたとしても、
層間絶縁膜と配線間に介在した保護膜が溶解されないで
いるので、配線が凹凸変形する事はない。
（へ）実施例
本発明の半導体装置の一実施例を第１図（イ）（ロ）（
ハ）に）の製造工程図に基づいて以下に説明する。
ハ）に）の製造工程図に基づいて以下に説明する。
第１図（イ）の状態においては第２図（イ）の従来例と
同様に単導体基板（１１、絶縁膜（２）、下層配線（３
）、層間絶縁膜（４）が順次構成されておシ、本発明実
施例が従来例と異なる所は、第１図（ロ）に於いて、約
１０００℃でリフローされた状態の燐ガラスからなる層
間絶縁膜（４）上に燐等の不純物を含まない８１０２か
らなる保護膜（６）ヲ約ｏ、ｏｓμｍ厚にＯＶＤ法に依
って堆積被着せしめた点にある。そして、この保護膜（
６）上には同図（ハ）に示す如く、第２図（ハ）と同様
のポリシリコンからなる膜厚α１μｍの上層配線（５）
を減圧ＯＶＤ法にて形成するのである。
同様に単導体基板（１１、絶縁膜（２）、下層配線（３
）、層間絶縁膜（４）が順次構成されておシ、本発明実
施例が従来例と異なる所は、第１図（ロ）に於いて、約
１０００℃でリフローされた状態の燐ガラスからなる層
間絶縁膜（４）上に燐等の不純物を含まない８１０２か
らなる保護膜（６）ヲ約ｏ、ｏｓμｍ厚にＯＶＤ法に依
って堆積被着せしめた点にある。そして、この保護膜（
６）上には同図（ハ）に示す如く、第２図（ハ）と同様
のポリシリコンからなる膜厚α１μｍの上層配線（５）
を減圧ＯＶＤ法にて形成するのである。
その後、斯る上層配線（５）Ｋ対して従来例と同様に窒
素雰囲気中で１０００°Ｃで１０分間アニールするので
あるが、この時上記層間絶縁膜（４）が溶解状態になっ
たとしても、この上を覆っている保護膜（６１の５ｉ０
２は１７００°Ｃまでは溶解されないので、その剛性を
保持しており、第１図（ハ）に示す如く上層配線（５］
が凹凸変形する事はない。
素雰囲気中で１０００°Ｃで１０分間アニールするので
あるが、この時上記層間絶縁膜（４）が溶解状態になっ
たとしても、この上を覆っている保護膜（６１の５ｉ０
２は１７００°Ｃまでは溶解されないので、その剛性を
保持しており、第１図（ハ）に示す如く上層配線（５］
が凹凸変形する事はない。
以上の説明に於いては、層間絶縁膜（４１として燐ガラ
スを使用したが、ポロンガラス等信のり７０−可能な絶
縁材料を使用してもよい、又保護膜（６）として５１０
２を用いたが、Ｓｉ３Ｎ４等上記層間絶縁膜（４）より
高い融点をもち、以後の各種熱処理に耐え得る材料が用
いられるが、上記層間絶縁膜（４）の熱膨張率にでさる
だけ近い材料が選択されるのが好ましい、さらに下層及
び上層配線（３）、（５）としてポリシリコン材料のも
のを示したが、本発明はこれに限定されるものではない
。
スを使用したが、ポロンガラス等信のり７０−可能な絶
縁材料を使用してもよい、又保護膜（６）として５１０
２を用いたが、Ｓｉ３Ｎ４等上記層間絶縁膜（４）より
高い融点をもち、以後の各種熱処理に耐え得る材料が用
いられるが、上記層間絶縁膜（４）の熱膨張率にでさる
だけ近い材料が選択されるのが好ましい、さらに下層及
び上層配線（３）、（５）としてポリシリコン材料のも
のを示したが、本発明はこれに限定されるものではない
。
（ト）発明の効果
本発明の半導体装置は、以上の説明から明らかな如く、
層間絶縁膜とこの上の配線との間に層間絶縁膜より融点
の高い保護膜を介在せしめているので、保護膜形成後の
あらゆる熱処理に対して層間絶縁膜が溶解され九として
も、斯る保護膜が溶解されずにこの溶解状態の層間絶縁
を覆ってその平坦形状を保持する事ができ、保護膜上の
配線の凹凸変形を抑制できる。従って、配線の寸法精度
の劣化並びに断線事故を解消する事が可能となり、半導
体装置の製造歩留りの改善、さらには装置自体の信頼性
の向上が望める。
層間絶縁膜とこの上の配線との間に層間絶縁膜より融点
の高い保護膜を介在せしめているので、保護膜形成後の
あらゆる熱処理に対して層間絶縁膜が溶解され九として
も、斯る保護膜が溶解されずにこの溶解状態の層間絶縁
を覆ってその平坦形状を保持する事ができ、保護膜上の
配線の凹凸変形を抑制できる。従って、配線の寸法精度
の劣化並びに断線事故を解消する事が可能となり、半導
体装置の製造歩留りの改善、さらには装置自体の信頼性
の向上が望める。
第１図（イ１、（口１、（ハ）、に）は本発明の半導体
装置の一実施例を説明する為の製造工程順の断面図、第
２図（イ１（口１（ハ）は従来装置に係る製造工程順の
断面図である。 （１１・−半導体基板、 （２）・・・絶縁膜、 （３
）・・・下層配線、 （４） ・・・層間絶縁膜、 （
５）・・・上層配線、（６１・・・保護膜
装置の一実施例を説明する為の製造工程順の断面図、第
２図（イ１（口１（ハ）は従来装置に係る製造工程順の
断面図である。 （１１・−半導体基板、 （２）・・・絶縁膜、 （３
）・・・下層配線、 （４） ・・・層間絶縁膜、 （
５）・・・上層配線、（６１・・・保護膜
Claims (1)
- １）多層配線を有する半導体装置に於いて、多層配線の
層間絶縁膜として高温熱処理に依って溶解する材料から
なる絶縁膜を用い、該層間絶縁膜とこの層間絶縁膜上に
配置される配線との間に、該層間絶縁膜より高い訓点を
もつ材料からなる保護膜を介在せしめた事を特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20473284A JPS6181657A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20473284A JPS6181657A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6181657A true JPS6181657A (ja) | 1986-04-25 |
| JPH0329305B2 JPH0329305B2 (ja) | 1991-04-23 |
Family
ID=16495394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20473284A Granted JPS6181657A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333872A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | 半導体装置およびその製造方法 |
| US7126650B2 (en) | 2002-03-29 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Illumination unit and liquid crystal display apparatus comprising same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131484A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
-
1984
- 1984-09-28 JP JP20473284A patent/JPS6181657A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131484A (en) * | 1976-04-28 | 1977-11-04 | Hitachi Ltd | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06333872A (ja) * | 1993-05-25 | 1994-12-02 | Nec Corp | 半導体装置およびその製造方法 |
| US7126650B2 (en) | 2002-03-29 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Illumination unit and liquid crystal display apparatus comprising same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329305B2 (ja) | 1991-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006140B1 (ko) | Mis형 반도체 집적회로장치 | |
| JP3290776B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6181657A (ja) | 半導体装置 | |
| JP2751223B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62165365A (ja) | 半導体装置 | |
| JPH0528501B2 (ja) | ||
| JPS5923468B2 (ja) | 半導体装置の製造方法 | |
| JPS58137233A (ja) | 半導体装置 | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS643343B2 (ja) | ||
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPS62243343A (ja) | 多層配線電極膜構造半導体装置 | |
| JPS63269548A (ja) | 半導体装置の製造方法 | |
| JPS6356704B2 (ja) | ||
| JPS6112033A (ja) | 半導体装置 | |
| JPS62186567A (ja) | 半導体装置の製造方法 | |
| JPH06232383A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| JPS59189624A (ja) | シリコン半導体装置の電極形成方法 | |
| JPS6218069A (ja) | 半導体装置 | |
| JPH01233738A (ja) | 半導体装置 | |
| KR19980033828A (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| JPS62273754A (ja) | 半導体装置 | |
| JPH01235253A (ja) | 半導体装置の製造方法 | |
| JPH02229430A (ja) | 半導体装置の製造方法 |