JPS6177942A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS6177942A
JPS6177942A JP59198732A JP19873284A JPS6177942A JP S6177942 A JPS6177942 A JP S6177942A JP 59198732 A JP59198732 A JP 59198732A JP 19873284 A JP19873284 A JP 19873284A JP S6177942 A JPS6177942 A JP S6177942A
Authority
JP
Japan
Prior art keywords
address
microprogram
circuit
jump
microcode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59198732A
Other languages
Japanese (ja)
Inventor
Masaru Murakawa
村川 賢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59198732A priority Critical patent/JPS6177942A/en
Publication of JPS6177942A publication Critical patent/JPS6177942A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To facilitate an easy inspecting job of a microprogram and an easy changing job of the program contents by executing and passing repetitively an optional range of a microprogram stored in a memory. CONSTITUTION:A sequencer 5 delivers a microaddress 6 of a microcode 1 of a step following a microprogram under execution based on an address control code included in the code 1. Here an address monitor circuit 11 monitors the address 6 delivered from the sequencer 5 and delivers a jump command signal 14 when the coincidence is obtained between the address 6 and the address of the jump side. An address changing circuit 12 receives the signal 14 and changes the address 6 into an address of the jump receiver side which is set previously. This address is sent to an input line 13 of a microprogram memory 4. Thus the microprogram is executed as shown in a figure (a) or (b).

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、マイクロプログラム制御装置に関する。[Detailed description of the invention] "Industrial application field" The present invention relates to a microprogram control device.

「従来の技術」 コンピュータの中央処理装置(CP[J)は、ROM 
(リード・オンリ・メモリ)やRAM (ランダム・ア
クセス・メモリ)と共にパスラインに接続され、ROM
に書き込まれた命令をとり込みながら種々の演算を実行
する。
"Prior art" The central processing unit (CP[J) of a computer is a ROM
(read-only memory) and RAM (random access memory) are connected to the pass line, and ROM
It executes various operations while reading the instructions written in the .

この命令は、CP口内部で解読され、これを複数個のマ
イクロインストラクションのシーケンス(マイクロプロ
グラム)に置き換えて実行する。
This instruction is decoded inside the CP port, replaced with a sequence of a plurality of microinstructions (microprogram), and executed.

このCPUに人力される命令とマイクロインストラクシ
ョンとを区別するために、前者をマクロ命令と呼んでい
る。
To distinguish between instructions manually input to the CPU and microinstructions, the former are called macroinstructions.

マクロ命令は例えば1システムクロツク(ここでマクロ
命令の実行うロックをシステムクロックと呼ぶ)周期で
CPUへ人力するが、マイクロプログラムは例えば1つ
のマクロ命令が入力され、次のマクロ命令が人力される
までに実行を完了する。そこで、マイクロプログラムが
例えば16ステップあれば1個のマイクロインストラク
ションはシステムクロックの16分の1の時間内に実行
される。
For example, a macro instruction is manually input to the CPU at one system clock (here, the lock executed by the macro instruction is called the system clock) cycle, but in a microprogram, for example, one macro instruction is input, and the next macro instruction is input manually. The execution completes by the time the Therefore, if the microprogram has 16 steps, for example, one microinstruction is executed within 1/16 of the system clock.

このようなマイクロプログラムは、CPUの内部のCI
J(制御装置)に設けられたROMに格納されている。
Such a microprogram is the internal CI of the CPU.
It is stored in the ROM provided in J (control device).

マイクロコードの構成例を第5図に、その実行をさせる
回路のブロック図を第6図に示す。
FIG. 5 shows an example of the configuration of the microcode, and FIG. 6 shows a block diagram of a circuit for executing the microcode.

第5図において、マイクロコード1は、例えば9ビツト
のマイクロインストラクション2と4ビブトのアドレス
コントロールコード3と、その必要に応じて図示しない
種々のコードとから構成される。
In FIG. 5, the microcode 1 is composed of, for example, a 9-bit microinstruction 2, a 4-bit address control code 3, and various other codes (not shown) as necessary.

第6図に示したマイクロプログラム実行回路は一連のマ
イクロコードから成るマイクロプログラムを必要な数だ
け、マイクロコードのアドレス(マイクロアドレス)順
に格納したマイクロプログラムメモリ4と、このマイク
ロプログラムメモリからマイクロコードlを取り出す動
作を制御するマイクロシーケンサ5とを有している。マ
イクロプログラムは次のようにして実行される。まず、
マイクロシーケンサ5が最初に出力すべきマイクロコー
ド1のマイクロアドレス6を指定すると、マイクロプロ
グラムメモリ4から第1番目のマイクロコード1が出力
される。このマイクロコード1のマイクロインストラク
ション2はσPtJのALU (演算論理装置)等へ向
けて出力される。
The microprogram execution circuit shown in FIG. 6 includes a microprogram memory 4 in which a necessary number of microprograms consisting of a series of microcodes are stored in the order of microcode addresses (microaddresses), and a microprogram memory 4 that stores microprograms consisting of a series of microcodes in the order of microcode addresses (microaddresses). It has a micro sequencer 5 that controls the operation of taking out the . The microprogram is executed as follows. first,
When the microsequencer 5 specifies the microaddress 6 of the microcode 1 to be output first, the first microcode 1 is outputted from the microprogram memory 4. The microinstruction 2 of the microcode 1 is output to the ALU (arithmetic logic unit) of σPtJ.

一方、マイクロコードlのアドレスコントロールコード
3はマイクロシーケンサ5に送り返されるっマイクロシ
ーケンサ5は、このアドレスコントロールコード3に基
づいて次ステップのマイクロコード1のマイクロアドレ
ス6を出力する。
On the other hand, the address control code 3 of the microcode 1 is sent back to the microsequencer 5, and the microsequencer 5 outputs the microaddress 6 of the microcode 1 of the next step based on this address control code 3.

このようにして、マイクロプログラムは、マイクロコー
ド1内に、マイクロインストラクション2と共に含まれ
ているアドレスコントロールコード3によってそのシー
ケンスが決定されており、1つのマイクロプログラムが
開始すると最後のマイクロコードの処理が完了するまで
は自動釣にマイクロプログラムが実行される。
In this way, the sequence of the microprograms is determined by the address control code 3 contained in the microcode 1 along with the microinstructions 2, and when one microprogram starts, the processing of the last microcode starts. The microprogram is executed automatically until the fishing is completed.

「発明が解決しようとする問題点」 このようなマイクロプログラム制御装置において、プロ
グラムのデバッグ作業等の目的で、1つのマイクロプロ
グラムの中の特定の範囲だけくり返し実行させてその動
作を点検するような作業が必要となる場合がある。
"Problem to be Solved by the Invention" In such a microprogram control device, for the purpose of program debugging, etc., it is necessary to repeatedly execute a specific range of one microprogram and check its operation. Work may be required.

従来、この種の点検作業は、マイクロプログラムを格納
したROMの内容をその都度書き直して実行させたり、
専用の大がかりなデバッガ−を装置をセットして行って
いた。
Conventionally, this type of inspection work involves rewriting and executing the contents of a ROM containing a microprogram each time, or
The equipment was equipped with a dedicated large-scale debugger.

ところが、マイクロプログラムの書き直し作業には大変
な時間を必要とし、きわめて作業能率が悪い。また、デ
バッガ−等の使用は大がかりな作業となり、すでに使用
中の装置のメンテナンスのために現場で点検作業を行う
というようなケースには適さない。
However, rewriting the microprogram requires a lot of time and is extremely inefficient. Furthermore, the use of a debugger or the like requires extensive work, and is not suitable for on-site inspection work for maintenance of equipment that is already in use.

本発明は上記の点に着目してなされたもので、マイクロ
プログラムの点検作業を容易に行うことのできるマイク
ロプログラム制御装置を提供することを目的とする。
The present invention has been made with attention to the above points, and an object of the present invention is to provide a microprogram control device that allows easy inspection of microprograms.

「問題点を解決するための手段」 本発明のマイクロプログラム制御装置は、マイクロプロ
グラムを格納するマイクロプログラムメモリと、このマ
イクロプログラムメモリから出力されるマイクロコード
に含まれるアドレスコントロールコードに基づいて、次
ステップのマイクロコードのマイクロアドレスを出力す
るマイクロシーケンサと、前記マイクロプログラムのジ
ャンプ元アドレスを設定しかつ前記マイクロアドレスを
監視してこれと前記ジャンプ元アドレスとが一致したと
きジャンプ指令信号を出力するアドレス監視回路出、こ
のアドレス監視回路のジャンプ指令信号を受けて前記マ
イクロアドレスをあらかじめ設定したジャンプ先アドレ
スに変更するアドレス変更回路とから構成される。
"Means for Solving Problems" The microprogram control device of the present invention performs the following operations based on a microprogram memory that stores a microprogram and an address control code included in the microcode output from the microprogram memory. A micro sequencer that outputs the micro address of the microcode of the step, and an address that sets the jump source address of the microprogram, monitors the micro address, and outputs a jump command signal when this and the jump source address match. The address changing circuit receives a jump command signal from the address monitoring circuit and changes the microaddress to a preset jump destination address.

このマイクロプログラム制御装置は、アドレス監視回路
で設定したジャンプ先アドレスに等しいマイクロアドレ
スがマイクロシーケンサから出力されると、マイクロア
ドレスを、アドレス変更回路においてあらかじめ設定し
たジャンプ先アドレスに強制的に変更する。これによっ
て例えばマイクロプログラムの任意の範囲で無限ループ
を形成し、これを点検することができる。またマイクロ
プログラムの任意の範囲をバスさせることもできる。
In this microprogram control device, when a microaddress equal to the jump destination address set by the address monitoring circuit is output from the microsequencer, the microaddress is forcibly changed to the jump destination address set in advance by the address change circuit. This makes it possible, for example, to form an infinite loop in any range of a microprogram and check it. It is also possible to make any range of microprograms available on the bus.

アドレス監視回路は、ジャンプ先アドレスを設定する1
または2以上のディップスイッチを有し、アドレス変更
回路は、ジャンプ先アドレスを設定する1または2以上
のディップスイッチとを有することが好ましい。
The address monitoring circuit sets the jump destination address 1
Alternatively, it is preferable that the address changing circuit has one or more dip switches for setting a jump destination address.

マイクロプログラム制御装置にこのようなディップスイ
ッチを取り付けておけば、プログラムの種々の範囲の点
検を必要とするときはいつでもディップスイッチを切換
えて対処することができる。
If such a dip switch is attached to the microprogram control device, the dip switch can be switched whenever it is necessary to check various ranges of the program.

また2以上の任意のループを作ることもできろうまた、
アドレス設定回路またはアドレス変更回路は、ジャンプ
指令信号キャンセル回路を設けてもよい。これによって
、点検終了後だけでなく点検中、ジャンプ先アドレスや
ジャンプ先アドレスの設定値の解除作業をすること無く
上記無限ループ等を解除することができる。
It would also be possible to create two or more arbitrary loops,
The address setting circuit or the address changing circuit may be provided with a jump command signal canceling circuit. This makes it possible to cancel the infinite loop, etc., without having to cancel the jump destination address or the set value of the jump destination address, not only after the inspection is completed but also during the inspection.

「実施例」 第1図は本発明のマイクロプログラム制御装置の基本的
な実施例ブロック図である。
Embodiment FIG. 1 is a block diagram of a basic embodiment of the microprogram control device of the present invention.

この装置は、マイクロプログラムメモリ4と、マイクロ
シーケンサ5と、アドレス監視回路11と、アドレス変
更回路12とを有している。マイクロプログラムメモリ
4は、例えばROMで形成され、一連のマイクロコード
から成る種々のマイクロプログラムを格納しており、人
力ライン13からマイクロアドレスが人力されるとこれ
に対応するマイクロコード1を出力する。このマイクロ
コード1には、アドレスコントロールコード3とマイク
ロインストラクション2が含まれている。
This device includes a microprogram memory 4, a microsequencer 5, an address monitoring circuit 11, and an address changing circuit 12. The microprogram memory 4 is formed of, for example, a ROM, stores various microprograms consisting of a series of microcodes, and outputs the corresponding microcode 1 when a microaddress is entered manually from the manual line 13. This microcode 1 includes an address control code 3 and a microinstruction 2.

マイクロシーケンサ5は、マイクロコード1に含まれる
アドレスコントロールコード3に基づいて実行中のマイ
クロプログラムの次ステップのマイクロコード1のマイ
クロアドレス6を出力する。
The microsequencer 5 outputs the microaddress 6 of the microcode 1 of the next step of the microprogram being executed based on the address control code 3 included in the microcode 1.

アドレスコントロールコード3がマイクロプログラムメ
モリ40マイクロアドレス6と同一の信号の場合は、マ
イクロシーケンサ5はそのアドレスコントロールコード
3をラッチして次のタイミングでそのまま出力する。マ
イクロアドレス6がアドレスコントロールコード3の一
部に所定の信号を付加したようなものの場合、その処理
を行った後、マイクロシーケンサ5からマイクロアドレ
スが出力される。
If the address control code 3 is the same signal as the micro address 6 of the micro program memory 40, the micro sequencer 5 latches the address control code 3 and outputs it as is at the next timing. If the micro address 6 is a part of the address control code 3 with a predetermined signal added, the micro sequencer 5 outputs the micro address after that processing.

アドレス監視回路11は、あらかじめジャンプ先アドレ
スを設定する回路を有している。アドレス設定回路11
は、マイクロシーケンサ5が出力するマイクロアドレス
6を監視し、これとジャンプ先アドレスとが一致したと
き、ジャンプ指令信号14を出力する。このジャンプ指
令信号14をアドレス変更回路12が受は入れると、マ
イクロアドレス6を、この中であらかじめ設定したジャ
ンプ先アドレスに変更して、マイクロプログラムメモリ
の入力ライン13へ送り出す。
The address monitoring circuit 11 includes a circuit for setting a jump destination address in advance. Address setting circuit 11
monitors the microaddress 6 output by the microsequencer 5, and outputs a jump command signal 14 when this and the jump destination address match. When the address change circuit 12 receives this jump command signal 14, it changes the micro address 6 to a preset jump destination address and sends it to the input line 13 of the micro program memory.

これによって、マイクロプログラムは第2図、あるいは
第3図に示したしように実行される。
As a result, the microprogram is executed as shown in FIG. 2 or 3.

第2図および第3図は、12のステップ31〜312か
ら成るマイクロプログラムを示し、各ステップ例えばS
lは1個のマイクロインストラクションの実行を意味し
ている。
2 and 3 show a microprogram consisting of 12 steps 31-312, each step e.g.
l means execution of one microinstruction.

第2図において、このプログラムはSlから順に312
まで実行されるべきものであるが、第1図に示したアド
レス監視回路11によってジャンプ先アドレスAが指定
されており、かつアドレス変更回路12によってジャン
プ先アドレスBが指定されているので、プログラムはス
テップS1からSIOまで実行された後ステップS4ま
で戻り、その後はステップS4からステップ510まで
の間のマイクロインストラクションをくり返し実行する
無限ループが形成される。
In FIG. 2, this program is 312 in order from Sl.
However, since the jump destination address A is specified by the address monitoring circuit 11 shown in FIG. 1 and the jump destination address B is specified by the address change circuit 12, the program is After execution from step S1 to SIO, the process returns to step S4, and thereafter an infinite loop is formed in which the microinstructions from step S4 to step 510 are repeatedly executed.

第3図においては第2図と同様に、ジ丁ンプ元アドレス
Aとジャンプ先アドレスBとが設定されているが、その
位置関係が逆になっている。このため、このマイクロプ
ログラムはステップS1からステップS4まで実行され
た後ステップS10にジャンプしてステップ312で終
了する。すなわち、第3図の場合は、ステップS5から
ステップS9をパスさせたい場合の設定である。また、
例えば第2図の破線矢印で示したように更に2以上のジ
ャンプ先アドレスCやジャンプ先アドレスDを指定して
必要に応じて複雑なループ等を形成してもよい。
In FIG. 3, as in FIG. 2, a jump source address A and a jump destination address B are set, but their positional relationship is reversed. Therefore, this microprogram is executed from step S1 to step S4, then jumps to step S10, and ends at step 312. That is, in the case of FIG. 3, the settings are made when it is desired to pass steps S5 to S9. Also,
For example, as shown by the broken line arrows in FIG. 2, two or more jump destination addresses C and jump destination addresses D may be specified to form a complicated loop or the like as necessary.

第2図のような設定は、ステップS4からステップSI
Oまでの間のマイクロプログラムの実行が正常かどうか
を検査するために有効であり、第3図のような設定は、
ステップS5からステップS9までのマイクロプログラ
ムの実行を除外した場合、所定の動作がなされるかどう
かの点検等に有効である。
Settings as shown in FIG. 2 are performed from step S4 to step SI.
This is effective for checking whether the microprogram execution up to O is normal, and the settings as shown in Figure 3 are
If the execution of the microprogram from step S5 to step S9 is excluded, it is effective for checking whether a predetermined operation is performed or not.

このような点検処理は、例えば2現象シンクロスコープ
等を用いて簡便に行うことができる。また、この装置を
使用したシステムの一部が故障したような場合、その故
障部分に関与するマイクロプログラムをすべてパスさせ
てシステム全体の停止を避けることができる。
Such inspection processing can be easily performed using, for example, a two-phenomenon synchroscope. Furthermore, if a part of a system using this device breaks down, all microprograms related to the faulty part can be passed, thereby avoiding stopping the entire system.

第4図は本発明のマイクロプログラム制御装置の更に具
体的な実施例ブロック図である。
FIG. 4 is a block diagram of a more specific embodiment of the microprogram control device of the present invention.

この装置において、マイクロシーケンサ5は、アドレス
レジスタ20と分岐回路21とから構成されている。ま
た、アドレス監視回路11はディップスイッチ23と比
較回路24とアンド回路25とジャンプ指令信号キャン
セル回路34とから構成され、アドレス変更回路12は
、ディップスイッチ26とセレクタ回路27とで構成さ
れている。ジャンプ指令信号キャンセル回路34は、一
端を接地し、他端をアンド回路25の入力端子の一方に
接続したスイッチ35から成る。
In this device, the microsequencer 5 is composed of an address register 20 and a branch circuit 21. Further, the address monitoring circuit 11 is composed of a dip switch 23, a comparison circuit 24, an AND circuit 25, and a jump command signal canceling circuit 34, and the address change circuit 12 is composed of a dip switch 26 and a selector circuit 27. The jump command signal canceling circuit 34 includes a switch 35 having one end grounded and the other end connected to one of the input terminals of the AND circuit 25.

この装置は、次のように動作する。This device operates as follows.

マイクロプログラムメモリ4からアドレスコントロール
コード3がマイクロシーケンサ5に、出力されると、例
えばその上位ビットはアドレスレジスタ20に直接人力
し、下位ビットは分岐回路21に人力する。分岐回路2
1は、外部装置例えばALUからの分岐条件22の入力
があると、アドレスコントロールコード3の下位ビット
をその条件に応じて変更する。
When the address control code 3 is output from the microprogram memory 4 to the microsequencer 5, its upper bits are directly input to the address register 20, and the lower bits are input to the branch circuit 21, for example. Branch circuit 2
1, when a branch condition 22 is input from an external device such as an ALU, the lower bits of the address control code 3 are changed according to the condition.

アドレスレジスタ20は、このようにして最終決定され
たマイクロアドレスをラッチし所定のタイミングで出力
する。このタイミングは、タロツク発生回路30と、そ
のクロックを、マクロ命令のシステムクロック等に同期
させる同期回路31を経て、アドレスレジスタ20に入
力されるクロック36により制御される。
The address register 20 latches the microaddress finally determined in this way and outputs it at a predetermined timing. This timing is controlled by a clock 36 that is input to the address register 20 via a tarlock generation circuit 30 and a synchronization circuit 31 that synchronizes its clock with the system clock of the macro instruction.

アドレス監視回路11では、ディップスイッチ23に、
ジャンプ先アドレスをあらかじめ設定しておく。図では
4ビツトのアドレスデータが比較回路240入力端子Q
に人力される。比較回路24のもう一方の入力端子Pに
は、先にマイクロシーケンサ5から出力されたマイクロ
アドレス6が人力する。この両者のアドレスが一致した
ときこの比較回路24の出力32が“H”となる。スイ
ッチ35を図のようにオフにしたとき、アンド回路25
のもう一方の端子33が“H′”になるようにしておけ
ば、アンド回路25の出力14は“H”となる。
In the address monitoring circuit 11, the dip switch 23
Set the jump destination address in advance. In the figure, 4-bit address data is input to the comparator circuit 240 input terminal Q.
is man-powered. The micro address 6 previously output from the micro sequencer 5 is input to the other input terminal P of the comparison circuit 24 . When these two addresses match, the output 32 of the comparison circuit 24 becomes "H". When the switch 35 is turned off as shown in the figure, the AND circuit 25
If the other terminal 33 is set to "H'", the output 14 of the AND circuit 25 becomes "H".

一方、アドレス変更回路12において、ディップスイッ
チ26に、ジャンプ先アドレスを設定しておくと、セレ
クタ回路270入力端子Rにはジャンプ先アドレス、も
う一方の入力端子Sにはマイクロシーケンサ5から出力
されたマイクロアドレス6が入力する。セレクタ回路2
7の制御端子SSに“H”の信号が人力すると、セレク
タ回路27は、入力端子Rに人力しているジャンプ先ア
ドレスをマイクロプログラムメモリ4の人力ライン13
に出力する。
On the other hand, in the address change circuit 12, if a jump destination address is set in the dip switch 26, the jump destination address is input to the selector circuit 270 input terminal R, and the jump destination address is output from the microsequencer 5 to the other input terminal S. Micro address 6 is input. Selector circuit 2
When an "H" signal is manually input to the control terminal SS of the microprogram memory 4, the selector circuit 27 inputs the jump destination address manually input to the input terminal R to the input line 13 of the microprogram memory 4.
Output to.

アドレス監視回路11の比較回路24への人力が、ジャ
ンプ先アドレスと一致しない場合、アンド回路25の出
力14は“L”となりセレクタ回路27はマイクロシー
ケンサ5の出力したマイクロアドレス6をそのままマイ
クロプログラムメモリ4に対して出力する。
If the input to the comparison circuit 24 of the address monitoring circuit 11 does not match the jump destination address, the output 14 of the AND circuit 25 becomes "L" and the selector circuit 27 directly stores the micro address 6 output from the micro sequencer 5 in the micro program memory. Output for 4.

なお、アドレス監視回路11のスイッチ35をオンにす
ると、アンド回路25の入力端子33は常に“L″°で
あって、比較回路24からの出力32が“L”でも“H
”でもアンド回路25の出力は“L”となる。従って、
アドレス変更回路は実質的に動作しない。また、アドレ
ス変更回路12のセレクタ回路27の制御端子SSを接
地するスイッチを設けても同様の動作をする。
Note that when the switch 35 of the address monitoring circuit 11 is turned on, the input terminal 33 of the AND circuit 25 is always "L", and even if the output 32 from the comparison circuit 24 is "L", it is "H".
”, the output of the AND circuit 25 becomes “L”. Therefore,
The address change circuit does not substantially operate. Furthermore, a similar operation can be achieved even if a switch is provided to ground the control terminal SS of the selector circuit 27 of the address change circuit 12.

本図の実施例のように、アドレス監視回路とアドレス変
更回路とに、ジャンプ先アドレスとジャンプ先アドレス
を指定するディップスイッチをあらかじめとりつけてお
けば、この装置を実際に使用している現場においても、
特殊なデバッグ用機材を持参することなく手軽に点検作
業を行うことができる。もちろん、このディップスイッ
チや、アドレス監視回路、アドレス変更回路自体、同様
の機能を有するデバイス等を用いて別途組立てた応急的
に外付けされるようなものであってもさしつかえない。
If the address monitoring circuit and address change circuit are equipped with dip switches for specifying the jump destination address and the jump destination address, as in the embodiment shown in this figure, it will be possible to use this device even in the field where this device is actually used. ,
Inspection work can be easily performed without bringing special debugging equipment. Of course, the DIP switch, the address monitoring circuit, and the address changing circuit themselves may be separately assembled using devices having similar functions and attached externally on an emergency basis.

またジャンプ先アドレスやジャンプ先アドレスを複数設
ける場合は、同様の原理で2以上のディップスイッチ等
を適宜増設すればよい。
Further, when providing a plurality of jump destination addresses or jump destination addresses, two or more dip switches or the like may be appropriately added using the same principle.

更に、ジャンプ指令信号キャンセル機能があれば、装置
の稼働時にはこれらの回路の動作を阻止できるだけでな
く、各ディップスイッチと組み合わせて使用すればマイ
クロプログラムの動作の変更も可能であり、利用価値が
高い。
Furthermore, if there is a jump command signal cancellation function, it is not only possible to prevent the operation of these circuits when the device is in operation, but also to change the operation of the microprogram when used in combination with each DIP switch, making it highly useful. .

「発明の効果」 以上説明した本発明のマイクロプログラム制御装置は、
マイクロプログラムメモリに格納されたマイクロプログ
ラムの任意の範囲をくり返し実行させたりパスさせたり
することができるので、マイクロプログラムの点検作業
やマイクロプログラムの内容の変更作業を容易に行うこ
とができ、実用的価値が高いものである。
"Effects of the Invention" The microprogram control device of the present invention described above has the following features:
It is possible to repeatedly execute or pass any range of microprograms stored in microprogram memory, making it easy to inspect microprograms and change the contents of microprograms, making it very practical. It is of high value.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のマイクロプログラム制御装置の基本的
な実施例のブロック図、第2図と第3図は本発明の装置
によるマイクロプログラムの実行順説明図、第4図は本
発明の更に具体的な実施例のブロック図、第5図は本発
明の実施に適するマイクロコード構成図、第6図は従来
のマイクロプログラム制御装置のブロック図である。 1・・・・・・マイクロコード、 2・・・・・・マイクロインストラクション、3・・・
・・・アドレスコントロールコード、4・・・・・・マ
イクロプログラムメモリ、5・・・・・・マイクロシー
ケンサ、 6・・・・・・マイクロアドレス、 11・・・・・・アドレス監視回路、 12・・・・・・アドレス変更回路、 23.26・・・・・・ディップスイッチ、34・・・
・・・ジャンプ指令信号キャンセル回路。 出 願 人    富士ゼロックス株式会社代  理 
 人      弁理士  山  内  梅  雄第1
図 第2図   第3図
FIG. 1 is a block diagram of a basic embodiment of the microprogram control device of the present invention, FIGS. 2 and 3 are explanatory diagrams of the order of execution of microprograms by the device of the present invention, and FIG. 4 is a block diagram of a basic embodiment of the microprogram control device of the present invention. FIG. 5 is a block diagram of a specific embodiment, FIG. 5 is a microcode configuration diagram suitable for implementing the present invention, and FIG. 6 is a block diagram of a conventional microprogram control device. 1...Microcode, 2...Microinstruction, 3...
... Address control code, 4 ... Micro program memory, 5 ... Micro sequencer, 6 ... Micro address, 11 ... Address monitoring circuit, 12 ...Address change circuit, 23.26...Dip switch, 34...
...Jump command signal cancellation circuit. Applicant: Fuji Xerox Co., Ltd. Representative
Patent Attorney Ume Yu Yamauchi 1st
Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1、マイクロプログラムを格納するマイクロプログラム
メモリと、このマイクロプログラムメモリから出力され
るマイクロコードに含まれるアドレスコントロールコー
ドに基づいて、次ステップのマイクロコードのマイクロ
アドレスを出力するマイクロシーケンサと、前記マイク
ロプログラムのジャンプ元アドレスを設定しかつ前記マ
イクロアドレスを監視してこれと前記ジャンプ元アドレ
スとが一致したときジャンプ指令信号を出力するアドレ
ス監視回路と、このアドレス監視回路のジャンプ指令信
号を受けて前記マイクロアドレスをあらかじめ設定した
ジャンプ先アドレスに変更するアドレス変更回路とから
成ることを特徴とするマイクロプログラム制御装置。 2、アドレス監視回路は、ジャンプ元アドレスを設定す
る1または2以上のディップスイッチを有し、アドレス
変更回路はジャンプ先アドレスを設定する1または2以
上のディップスイッチを有することを特徴とするマイク
ロプログラム制御装置。 3、アドレス監視回路またはアドレス変更回路が、ジャ
ンプ指令信号キャンセル回路を有することを特徴とする
特許請求の範囲第1項または第2項記載のマイクロプロ
グラム制御装置。
[Claims] 1. A microprogram memory that stores a microprogram, and a microprogram that outputs the microaddress of the next step microcode based on the address control code included in the microcode output from the microprogram memory. a sequencer, an address monitoring circuit that sets a jump source address for the microprogram, monitors the microaddress, and outputs a jump command signal when the microaddress matches the jump source address; and a jump command for the address monitoring circuit. A microprogram control device comprising: an address changing circuit that receives a signal and changes the microaddress to a preset jump destination address. 2. A microprogram characterized in that the address monitoring circuit has one or more dip switches for setting a jump source address, and the address changing circuit has one or two or more dip switches for setting a jump destination address. Control device. 3. The microprogram control device according to claim 1 or 2, wherein the address monitoring circuit or the address changing circuit has a jump command signal canceling circuit.
JP59198732A 1984-09-25 1984-09-25 Microprogram controller Pending JPS6177942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59198732A JPS6177942A (en) 1984-09-25 1984-09-25 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59198732A JPS6177942A (en) 1984-09-25 1984-09-25 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS6177942A true JPS6177942A (en) 1986-04-21

Family

ID=16396061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59198732A Pending JPS6177942A (en) 1984-09-25 1984-09-25 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS6177942A (en)

Similar Documents

Publication Publication Date Title
US6668339B1 (en) Microprocessor having a debug interruption function
JPH01161448A (en) Data processor equipped with development support feature
KR900000113B1 (en) Computer system having instruction surveiliance configuration
IT9019838A1 (en) PROGRAMMABLE LOGIC CONTROLLER CONTAINING A FUNCTION BLOCK PROCESSOR AND A BIT PROCESSOR
JPS6177942A (en) Microprogram controller
Fuller PDP-11 40E microprogramming reference manual
JPS60159942A (en) Data processor
JPS6336011B2 (en)
JPH0716188Y2 (en) Test mode designation circuit
JPH0557614B2 (en)
JPS55103645A (en) Microprogram control system
JPH10133717A (en) Simulator for sequencer
JPS59151206A (en) Testing device of mimic process input and output
JPS61165171A (en) Microcomputer
JPH01156823A (en) Microprocessor unit
JPS63163543A (en) Information processor
JPS5936855A (en) Control device of microprogram
JPS6381505A (en) Sequencer simulator
JPH0343830A (en) Block repeating circuit
JPH02183346A (en) Pseudo fault generating system
JPS58159150A (en) Diagnosing device for control storage device
JPS58109946A (en) Debugging method for program
JPS58225417A (en) Information processor
JPS6132140A (en) Information processor with rom relieve function
JPH0594333A (en) Lsi with built-in micro-program