JPS6177341A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6177341A JPS6177341A JP19836084A JP19836084A JPS6177341A JP S6177341 A JPS6177341 A JP S6177341A JP 19836084 A JP19836084 A JP 19836084A JP 19836084 A JP19836084 A JP 19836084A JP S6177341 A JPS6177341 A JP S6177341A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrodes
- external connection
- semiconductor substrate
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ウェーハスケールインテグレーション型の半
導体装置に関する。
導体装置に関する。
半導体装置を含む電子回路の実装は、従来、配線が印刷
形成されているプリント基板上に半導体装置等の機能要
素を取り付け、これらの機能要素を上記の印刷形成され
たプリント配線をもって接続してなすことが多かった。
形成されているプリント基板上に半導体装置等の機能要
素を取り付け、これらの機能要素を上記の印刷形成され
たプリント配線をもって接続してなすことが多かった。
ところが、近時、実装工数の減少、実装占積率の増大等
を最終目的として、従来は１枚のプリント基板上に取り
付けられていた電子回路全体を、１辺が３〜８インチ程
度と従来の半導体装置チツ 。
を最終目的として、従来は１枚のプリント基板上に取り
付けられていた電子回路全体を、１辺が３〜８インチ程
度と従来の半導体装置チツ 。
プとは比較しえないくらい大きなウェーｌ−スケ−・ル
の半導体基板上に形成し、このウェーハスケールの半導
体装置を単一の半導体装置として使用する考え方が提案
されている。このウェーハスケールの半導体装置をもっ
て従来のプリント基板を代替えし、電子回路実装上の所
要部品を減少し、実装作業工程数を減縮し、実装占積率
を向上するためである。
の半導体基板上に形成し、このウェーハスケールの半導
体装置を単一の半導体装置として使用する考え方が提案
されている。このウェーハスケールの半導体装置をもっ
て従来のプリント基板を代替えし、電子回路実装上の所
要部品を減少し、実装作業工程数を減縮し、実装占積率
を向上するためである。
本発明は、か覧るウェーハスケールインテグレーション
型の半導体装置に関する。
型の半導体装置に関する。
ウェーハスケールインテグレーション型の半導体装置に
おいては、半導体装置チップ、に比べて、配線が複雑・
大量になりやすい。そして、多層配線を使用しても、な
お、複雑・大量の配線を単一の半導体基板上に形成する
ことが容易でないことは周知であ、る。また、無理に複
雑・大量の配線を単一の半導体基板上に形成しようとす
ると、機能要素のレイアウトに制限が発生し、集積度を
悪くすることになり、特に、外部引き出し用ポンディン
グパッド等その配置されるべき位置に自づと選好がある
ような接続端子は、回路構成上決定される最適位置から
大幅に離隔した位置に設けざるを得ない等の欠点も発生
する。
おいては、半導体装置チップ、に比べて、配線が複雑・
大量になりやすい。そして、多層配線を使用しても、な
お、複雑・大量の配線を単一の半導体基板上に形成する
ことが容易でないことは周知であ、る。また、無理に複
雑・大量の配線を単一の半導体基板上に形成しようとす
ると、機能要素のレイアウトに制限が発生し、集積度を
悪くすることになり、特に、外部引き出し用ポンディン
グパッド等その配置されるべき位置に自づと選好がある
ような接続端子は、回路構成上決定される最適位置から
大幅に離隔した位置に設けざるを得ない等の欠点も発生
する。
本発明は、この欠点を解消し、機能要素・配線のレイア
ウト上の設計自由度を向上し、集積度を悪くする等の欠
点をともなうことなく回路構成上の見地から観た最適の
位置に各機能要素を配置することを可能とし、集積度が
良好であり、かつ、各要素のレイアウト上の自由度が大
きく各要素はその最適位置に配設され、しかも、段差配
線となりやすい多層配線にすることが必ずしも必要でな
い等多くの利益を有するウェーハスケールインテグレー
ション型の半導体装置を提供するものであり、その手段
は、一方の面に機能素子と電極・配線の一部とが設けら
れ他方の面に電極・配線の残部が設けられた半導体基板
と、断面がコの字状であり前記半導体基板を挟み込むケ
ース状部材よりなる外部接続枠とよりなり、該外部接続
枠の内面には、前記電極と対応する領域に第２の電極と
該第２の電極相互間を繋ぐ配線とが設けられ、前記外部
接続枠の外面には、外部接続端子が設けられてなる半導
体装置にある。
ウト上の設計自由度を向上し、集積度を悪くする等の欠
点をともなうことなく回路構成上の見地から観た最適の
位置に各機能要素を配置することを可能とし、集積度が
良好であり、かつ、各要素のレイアウト上の自由度が大
きく各要素はその最適位置に配設され、しかも、段差配
線となりやすい多層配線にすることが必ずしも必要でな
い等多くの利益を有するウェーハスケールインテグレー
ション型の半導体装置を提供するものであり、その手段
は、一方の面に機能素子と電極・配線の一部とが設けら
れ他方の面に電極・配線の残部が設けられた半導体基板
と、断面がコの字状であり前記半導体基板を挟み込むケ
ース状部材よりなる外部接続枠とよりなり、該外部接続
枠の内面には、前記電極と対応する領域に第２の電極と
該第２の電極相互間を繋ぐ配線とが設けられ、前記外部
接続枠の外面には、外部接続端子が設けられてなる半導
体装置にある。
本発明は、ウェーハスケールインテグレーション型の半
導体装置において不可避的に複雑会大量になりやすい配
線の一部を他の場所に移転して、半導体基板上に形成さ
れる機能要素の配置上の幾何学的制約を排除したもので
あり、この考え方を実現するために、移転される一部の
回路の移転先は機能要素が形成される半導体基板の裏面
とし、表面と裏面との接続のために、断面がコの字状で
あり上記の半導体基板を上下から挟み込むケース状部材
よりなる外部接続枠、すなわち、上記の半導体基板が挿
入されるケース状部材よりなる外部接続枠を使用するこ
ととしたものである。
導体装置において不可避的に複雑会大量になりやすい配
線の一部を他の場所に移転して、半導体基板上に形成さ
れる機能要素の配置上の幾何学的制約を排除したもので
あり、この考え方を実現するために、移転される一部の
回路の移転先は機能要素が形成される半導体基板の裏面
とし、表面と裏面との接続のために、断面がコの字状で
あり上記の半導体基板を上下から挟み込むケース状部材
よりなる外部接続枠、すなわち、上記の半導体基板が挿
入されるケース状部材よりなる外部接続枠を使用するこ
ととしたものである。
〔実施例〉
以下、図面を参照しつｋ、本発明の一実施例に係るウェ
ーハスケールインテグレーション型の半導体装置につい
てざらに説明する。
ーハスケールインテグレーション型の半導体装置につい
てざらに説明する。
第２図参照
直径８インチの半導体基板（ウェーハ）１表面全面を自
由に使用して、電子回路を構成する機能要素２のすべて
と一部の配線（図示せず）とを形成する。このように大
面積の半導体基板の全面を使用して電子回路を構成する
場合は、複数の回路ブロックの組み合わせとされること
が多く、この回路ブロック相互間を接続する配線のため
に広い面積を必要とし、また、特に、外部引き出し端子
は半導体基板周辺に設けられるポンディングパッドをも
ってなす場合が多いから、半導体基板中央部に配置され
る回路ブロックとこのポンディングパッドを接続するた
めの配線にも広い面積を必要とするが、本実施例におい
ては、回路ブロック相互間の配線や外部引き出し配線の
ことは全く考慮しないで、各回路要素の配置を決定する
ことができるンさらに、回路ブロック内の配線であって
も、その一部を除外して各回路要素の配置を決定してさ
しつかえない。すなわち、各回路ブロック内の回路構成
上の見地のみから観て最適の位置に各回路要素を配置す
ればよい。
由に使用して、電子回路を構成する機能要素２のすべて
と一部の配線（図示せず）とを形成する。このように大
面積の半導体基板の全面を使用して電子回路を構成する
場合は、複数の回路ブロックの組み合わせとされること
が多く、この回路ブロック相互間を接続する配線のため
に広い面積を必要とし、また、特に、外部引き出し端子
は半導体基板周辺に設けられるポンディングパッドをも
ってなす場合が多いから、半導体基板中央部に配置され
る回路ブロックとこのポンディングパッドを接続するた
めの配線にも広い面積を必要とするが、本実施例におい
ては、回路ブロック相互間の配線や外部引き出し配線の
ことは全く考慮しないで、各回路要素の配置を決定する
ことができるンさらに、回路ブロック内の配線であって
も、その一部を除外して各回路要素の配置を決定してさ
しつかえない。すなわち、各回路ブロック内の回路構成
上の見地のみから観て最適の位置に各回路要素を配置す
ればよい。
たＣ１除外した配線は、上記せるとおり、上記の半導体
基板（ウェーハ）ｌの裏面に形成するのであるから、こ
れとの接続用の電極（図示せず）は形成しておく必要が
ある。
基板（ウェーハ）ｌの裏面に形成するのであるから、こ
れとの接続用の電極（図示せず）は形成しておく必要が
ある。
次に、上記の半導体基板（ウェーハ）ｌの裏面全面を使
用して、上記表面の回路形成において除外された配線３
を、自由に、最適な形状に形成する。たり、表面から導
出される配線を繋ぎ込むために、表面に形成した電極に
対応する電極を形成しておく必要がある。
用して、上記表面の回路形成において除外された配線３
を、自由に、最適な形状に形成する。たり、表面から導
出される配線を繋ぎ込むために、表面に形成した電極に
対応する電極を形成しておく必要がある。
第３図参照゛
断面がコの字状であり半導体基板（ウェーハ）ｌを上下
から挟み込むようなケース状の構造の外部接続枠４を形
成する。この外部接続枠４は、ポリイミド樹脂等の材料
を使用して、二つ側構造をもって形成することが有利で
ある。
から挟み込むようなケース状の構造の外部接続枠４を形
成する。この外部接続枠４は、ポリイミド樹脂等の材料
を使用して、二つ側構造をもって形成することが有利で
ある。
そして、上記の半導体基板（ウェーハ）ｌの表面の電極
と裏面の電極とを繋ぐ配線５を、外部接続枠４の内面に
形成する。また、外部接続端子６を外部接続枠４の外面
に形成する。
と裏面の電極とを繋ぐ配線５を、外部接続枠４の内面に
形成する。また、外部接続端子６を外部接続枠４の外面
に形成する。
第１図参照
外部接続枠４を組み立て、そのなかに、半導体基板（ウ
ェーハ）ｌを挿入固定する。このとき、半導体基板（ウ
ェーハ）ｌの表面と裏面とに形成された電極と外部接続
枠４の内面に形成された配線５とが正確に接触するよう
になす必要がある。
ェーハ）ｌを挿入固定する。このとき、半導体基板（ウ
ェーハ）ｌの表面と裏面とに形成された電極と外部接続
枠４の内面に形成された配線５とが正確に接触するよう
になす必要がある。
以上の如くして製造されたウェーハスケールインテグレ
ーション型の半導体装置においては、回路を構成する機
能要素の全部と配線の一部はその表面に形成されている
が、回路ブロック相互間の配線と外部引き出し配線とそ
の他の配線の１部とは裏面に形成されているので、（イ
）表面に形成される機能要素や配線は回路構成上の見地
から観た最適の配置を採ることができ、（ロ）裏面に形
成される配線は、配線自体としての最適の配置とするこ
とができ、（ハ）表面の配線は回路ブロック間の配線等
を含まず占積率が向−トしているので、集積度が向上し
ており、（ニ）以上が相剰的に機能して各要素のレイア
ウト上の自由度が大きく、さらに、（ホ）多層配線の必
要が少ないので、段差配線の必要も少なく、信頼性が向
上する。
ーション型の半導体装置においては、回路を構成する機
能要素の全部と配線の一部はその表面に形成されている
が、回路ブロック相互間の配線と外部引き出し配線とそ
の他の配線の１部とは裏面に形成されているので、（イ
）表面に形成される機能要素や配線は回路構成上の見地
から観た最適の配置を採ることができ、（ロ）裏面に形
成される配線は、配線自体としての最適の配置とするこ
とができ、（ハ）表面の配線は回路ブロック間の配線等
を含まず占積率が向−トしているので、集積度が向上し
ており、（ニ）以上が相剰的に機能して各要素のレイア
ウト上の自由度が大きく、さらに、（ホ）多層配線の必
要が少ないので、段差配線の必要も少なく、信頼性が向
上する。
以上説明せるとおり、本発明によれば、機能要素・配線
のレイアウト−Ｆの設計自由度を向上し、集積度を悪く
する等の欠点をともなうことなく回路構成上の見地から
観た最適の位置に各機能要素を配置することを可能とし
、集積度が良好であり、かつ、各要素のレイアウト上の
自由度が大きく各要素はその最適位置に配設され、しか
も１段差配線となりやすい多層配線にすることが必ずし
も必要でない等多くの利益を有するウェーハスケールイ
ンテグレーション型の半導体装置を提供することができ
る。
のレイアウト−Ｆの設計自由度を向上し、集積度を悪く
する等の欠点をともなうことなく回路構成上の見地から
観た最適の位置に各機能要素を配置することを可能とし
、集積度が良好であり、かつ、各要素のレイアウト上の
自由度が大きく各要素はその最適位置に配設され、しか
も１段差配線となりやすい多層配線にすることが必ずし
も必要でない等多くの利益を有するウェーハスケールイ
ンテグレーション型の半導体装置を提供することができ
る。
第１図は、本発明の一実施例に係るウェーハスケールイ
ンテグレーション型の半導体装置の概念的構成図である
。第２、第３図はその主要工程完了後の断面図である。
ンテグレーション型の半導体装置の概念的構成図である
。第２、第３図はその主要工程完了後の断面図である。
Claims (1)
- 一方の面に機能素子と電極・配線の一部とが設けられ
他方の面に電極・配線の残部が設けられた半導体基板と
、断面がコの字状であり前記半導体基板を挟み込むケー
ス状部材よりなる外部接続枠とよりなり、該外部接続枠
の内面には、前記電極と対応する領域に第２の電極と該
第２の電極相互間を繋ぐ配線とが設けられ、前記外部接
続枠の外面には、外部接続端子が設けられてなる半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836084A JPS6177341A (ja) | 1984-09-21 | 1984-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836084A JPS6177341A (ja) | 1984-09-21 | 1984-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6177341A true JPS6177341A (ja) | 1986-04-19 |
Family
ID=16389811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19836084A Pending JPS6177341A (ja) | 1984-09-21 | 1984-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177341A (ja) |
-
1984
- 1984-09-21 JP JP19836084A patent/JPS6177341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473514A (en) | Semiconductor device having an interconnecting circuit board | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| US4860087A (en) | Semiconductor device and process for producing the same | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP3437477B2 (ja) | 配線基板および半導体装置 | |
| JP2001156251A (ja) | 半導体装置 | |
| KR100336081B1 (ko) | 반도체 칩 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPS6177341A (ja) | 半導体装置 | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JPS625649A (ja) | 集積回路パツケ−ジ | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH06177322A (ja) | メモリ素子 | |
| JPH01302757A (ja) | 基板集合シート | |
| JPH0697666A (ja) | 電子装置 | |
| JPS5988863A (ja) | 半導体装置 | |
| US7265446B2 (en) | Mounting structure for semiconductor parts and semiconductor device | |
| JPH05190674A (ja) | 半導体集積回路装置 | |
| JPH0745780A (ja) | 半導体装置用クワッドフラットパッケージ | |
| JPH02125653A (ja) | 混成集積回路装置 | |
| JPH0774196A (ja) | 半導体集積回路装置 | |
| JPH0227758A (ja) | 集積回路装置 |