JPS6177326A - Photo mask - Google Patents

Photo mask

Info

Publication number
JPS6177326A
JPS6177326A JP19870484A JP19870484A JPS6177326A JP S6177326 A JPS6177326 A JP S6177326A JP 19870484 A JP19870484 A JP 19870484A JP 19870484 A JP19870484 A JP 19870484A JP S6177326 A JPS6177326 A JP S6177326A
Authority
JP
Japan
Prior art keywords
pattern
lift
metal film
dark field
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19870484A
Other languages
Japanese (ja)
Inventor
Kazuhiko Inoue
和彦 井上
Takashi Kimura
隆 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19870484A priority Critical patent/JPS6177326A/en
Publication of JPS6177326A publication Critical patent/JPS6177326A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Abstract

PURPOSE:To contrive to improve the yield of element formation by eliminating the remainings of unnecessary metallic film at the time of lift-off by a method wherein an alignment mark formed in the first dark field region of a mask pattern is connected to the second dark field region except the alignment mark at least at one point, and each dark field region is isolated by a bright field region. CONSTITUTION:After a photo mask having an alignment mark is positioned to the semiconductor substrate, a metallic pattern is formed on the substrate by the lift-off method. The lift-off method enables the metallic film patterns 13 formed on the substrate 12 to be two-divided by a slit 14 coincident with the third dark field region 11 of the mask pattern. Here, the efficiency of mask alignment in the patterning process improves because the photo mask has an alignment mark 8 smaller than an alignment mark 9 of the substrate 12. Besides, the dark field region of the mask pattern has no isolated island regions; therefore, isolated island regions do not generate in the unnecessary part of the metallic film deposited on the substrate after patterning.

Description

【発明の詳細な説明】 [発明の技術分野] この発明はフォトマスクに関し、特にリフトオフ法の実
施に好適な合せマークを具備したフォトマスクに関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a photomask, and more particularly to a photomask provided with alignment marks suitable for carrying out a lift-off method.

[発明の技術的背景] 半導体素子に電極を形成するための金属膜のパターン加
工には、■半導体基板上の絶縁膜等の上に金属膜を堆積
した後、該金属膜上にレジストパターンを形成し、更に
該レジストパターンをマスクとして該金属膜をエツチン
グすることにより金属膜パターンを形成する、いわゆる
エツチング法が用いられるほか、■所定のレジストパタ
ーンを半導体基板上の絶縁膜等の上に形成した後、該レ
ジストパターン上から金属膜を堆積させ、しかる後該レ
ジストパターン及び該レジストパターン上の金属膜部分
を除去して(該レジストパターン上に乗っていない金属
膜部分のみを残して)所要の金属膜パターンを形成する
、いわゆるリフトオフ法が用いられている。
[Technical Background of the Invention] Patterning of a metal film for forming electrodes on a semiconductor device involves: (1) depositing a metal film on an insulating film, etc. on a semiconductor substrate, and then forming a resist pattern on the metal film; A so-called etching method is used in which a metal film pattern is formed by etching the metal film using the resist pattern as a mask. After that, a metal film is deposited on the resist pattern, and then the resist pattern and the metal film portion on the resist pattern are removed (leaving only the metal film portion that is not on the resist pattern). A so-called lift-off method is used to form a metal film pattern.

このうち、リフトオフ法には、(a )金属膜をエツチ
ングする必要がないためサイドエツチングに基因するパ
ターン変換誤差がないこと、(b)エツチング液によっ
て基板が腐蝕される恐れがないこと等の長所があるため
、微細なパターン加工やエツチング液に侵されやすい■
−v族結晶基板の半導体装置の電極配線加工などに適し
ており、そのため微細な電極構造を必要とするとともに
基板がシリコンよりも化学的に不安定なGa AsME
S FETの電極形成に用いられている。
Among these, the lift-off method has the following advantages: (a) There is no need to etch the metal film, so there is no pattern conversion error caused by side etching, and (b) there is no risk of the substrate being corroded by the etching solution. Because of this, it is easily attacked by fine pattern processing and etching liquid.
-GaAsME is suitable for electrode wiring processing of semiconductor devices on group V crystal substrates, which requires a fine electrode structure and whose substrate is chemically more unstable than silicon.
It is used for forming electrodes of SFET.

リフトオフ法で金属パターンを形成する場合、リフトオ
フ性(すなわち、金属膜のうちレジストパターン上に乗
っている不要な金属膜部分を容易口つ完全に剥離するこ
とができて精密な金属パターンを形成できる特性)が重
要な問題であり、よいリフトオフ性を実現するためには
金属膜の材質とともにパターン形状が重要である。 特
にパターン形状が不適当であるとリフトオフ性が悪くな
って完全<’C金属パターンが得られなくなる。
When forming a metal pattern using the lift-off method, the lift-off property (that is, the unnecessary part of the metal film on the resist pattern can be easily and completely peeled off, making it possible to form a precise metal pattern) characteristics) is an important issue, and in order to achieve good lift-off properties, the pattern shape as well as the material of the metal film are important. In particular, if the pattern shape is inappropriate, the lift-off properties will be poor and a perfect<'C metal pattern will not be obtained.

一般に、リフトオフ法で金属パターンの形成を行おうと
する場合、不要な金属膜部分に孤立した島状領域が生じ
ないようにパターン設計をしなければならない。 これ
は、リフトオフ法ではレジスト上の不要金属膜部分を除
去する時に該不要金属膜部分に機械的外力を加えて剥離
しているので該不要金属膜部分に孤立した島状領域があ
ると、該領域に剥離力が伝達されなかったり或いは該領
域に連なる他の不要金属膜部分に伝達される剥離力が小
さくなったりして、不要金属膜部分の取残しを生ずるか
らである。 そして、このように、不要金属膜部分の取
残しが生じると、半導体基板上には不要金属膜部分が剥
がれかけた不安定な状態で残るごとになり、この剥がれ
かけた不要金属膜部分が他の部分に付着して素子形成に
支障を及ぼすことになる。
Generally, when attempting to form a metal pattern by the lift-off method, the pattern must be designed so that isolated island-like regions do not occur in unnecessary metal film parts. In the lift-off method, when removing an unnecessary metal film part on the resist, an external mechanical force is applied to the unnecessary metal film part to peel it off, so if there is an isolated island-like area in the unnecessary metal film part, This is because the peeling force is not transmitted to the region or the peeling force transmitted to other unnecessary metal film portions connected to the region becomes small, resulting in unnecessary metal film portions being left behind. If unnecessary metal film parts are left behind in this way, the unnecessary metal film parts will remain on the semiconductor substrate in an unstable state where they are about to peel off. It will adhere to the parts and cause problems in device formation.

従って、リフトオフ法を実施する場合、パターニングと
パターン形状とが重要な問題となり、また、フォトマス
クのマスクパターンや該マスクに設けられる合せマーク
の形状もリフトオフ法の精度に大きな影響を与えること
になる。
Therefore, when performing the lift-off method, patterning and pattern shape are important issues, and the mask pattern of the photomask and the shape of the alignment mark provided on the mask also have a large impact on the accuracy of the lift-off method. .

以下には第5図乃至第7図を参照してリフトオフ法にお
ける従来のマスク合せ方法と合せマークとについて説明
する。
The conventional mask alignment method and alignment marks in the lift-off method will be explained below with reference to FIGS. 5 to 7.

第5図は従来の合せマークを用いて半導体基板とフォト
マスクとを合せ終えた状態を示しており、図において1
はマスクパターンの暗視野領域、2はマスクパターンの
合せマーク、3は半導体基板に形成された合せマークで
ある。 ポジ型レジストを用いてパターン形成する場合
、マスクパターンの暗視野領域1は半導体基板上にレジ
ストが残る領域であり、不要な金属膜部分が除去される
領域である。
Figure 5 shows the state in which the semiconductor substrate and photomask have been aligned using conventional alignment marks.
2 is the dark field region of the mask pattern, 2 is the alignment mark of the mask pattern, and 3 is the alignment mark formed on the semiconductor substrate. When forming a pattern using a positive resist, the dark field region 1 of the mask pattern is a region where the resist remains on the semiconductor substrate, and is a region where unnecessary metal film portions are removed.

第6図はレジストパターンを形成後に更にその上に堆積
させた金属膜の不要部分をリフトオフ(剥離除去)した
状態の平面図であり、同図において4は半導体基板5−
トに残された金属膜である。
FIG. 6 is a plan view of a state in which unnecessary portions of the metal film deposited on the resist pattern have been lifted off (peeled off) after forming the resist pattern.
This is the metal film left on the surface.

第5図のごとき合せマーク2を有するフォトマスクを用
いて半導体基板5との位置合せを行う場合、金属膜堆積
後にリフトオフされる不要金属膜部分(第5図の暗視野
領域1)は全体が連続した領域となっており、このよう
なパターン形成は先に述べたように不要金属膜部分を剥
離しやすくするための配慮である。
When aligning with the semiconductor substrate 5 using a photomask having alignment marks 2 as shown in FIG. 5, the entire unnecessary metal film portion (dark field region 1 in FIG. 5) that is lifted off after metal film deposition is It is a continuous area, and this pattern formation is a consideration to facilitate peeling off of unnecessary metal film portions, as described above.

第7図は自動マスク合せ用の従来のターゲットパターン
を示したものである。 同図において、6はフォトマス
クのマスクパターンのターゲットマーク、1はマスクパ
ターンの暗視野領域、7は半導体基板上に形成された合
せマークである。
FIG. 7 shows a conventional target pattern for automatic mask alignment. In the figure, 6 is a target mark of a mask pattern of a photomask, 1 is a dark field area of the mask pattern, and 7 is an alignment mark formed on a semiconductor substrate.

[背景技術の問題点] 第5図に示した従来の合ゼマークによるパターニング及
び金属パターンの形成方法では、不要金属膜部分(すな
わちマスクパターンの暗視野領域1)に孤立した島状領
域がないためリフトオフ性は良好であるが半導体基板上
の合せマーク3よりもフォトマスクの合せマーク2が大
きくなるため、次のような問題が生じていた。
[Problems in the Background Art] In the conventional patterning and metal pattern formation method using composite marks shown in FIG. Although the lift-off property is good, the alignment mark 2 on the photomask is larger than the alignment mark 3 on the semiconductor substrate, which causes the following problem.

第5図のように半導体基板−トの合せマーク3がフォト
マスクの合せマーク2よりも小さいと、その逆の場合よ
りも量産ラインではマスク合せの作業能率が低下すると
いう瑛象が経験的に知られており、従って前記のごとき
合せマークを用いるパターニング方法では高精度の位置
合せは困難である。 このため、高い合せ精度を要求さ
れる半導体装置の製造工程では、合せずれが頻発し、そ
の結果フォトリソグラフィ作業のやり直しのために半導
体装置の生産性が大幅に低下することがわかっている。
As shown in Figure 5, if the alignment mark 3 on the semiconductor substrate is smaller than the alignment mark 2 on the photomask, it has been empirically shown that the efficiency of mask alignment on the mass production line is lower than the reverse case. Therefore, it is difficult to achieve highly accurate alignment using the patterning method using alignment marks as described above. For this reason, it is known that misalignment occurs frequently in the manufacturing process of semiconductor devices that requires high alignment accuracy, and as a result, the productivity of semiconductor devices is significantly reduced due to redoing the photolithography work.

従って、バターニング工程で合せずれを頻発させぬよう
にするためには、実際の量産ラインにおける合せ精度に
一致するように半導体装置のパタ−ン精度(たとえばG
a As MES  FETではぞのソース・ゲート間
隔やゲート・ドレイン間隔)を粗くすることが必要にな
るがGaAsMESFETの特にソース・ゲート間隔を
大きくすることはソース寄生抵抗を増す結果となり、従
って、GaAsMES  FETのすぐれた高周波特性
(たとえば高周波において高い利得を有するとともに雑
音指数が極めて低いこと等)を減殺することになるので
好ましいことではない。
Therefore, in order to prevent misalignment from occurring frequently in the patterning process, it is necessary to adjust the pattern accuracy of semiconductor devices (for example, G
In an As MES FET, it is necessary to make the source-gate spacing or gate-drain spacing coarse, but in a GaAs MESFET, increasing the source-gate spacing in particular increases the source parasitic resistance. This is not preferable because it diminishes the excellent high frequency characteristics (for example, high gain at high frequencies and extremely low noise figure).

一方、第7図に示す自動マスク合せ用の従来のターゲッ
トパターンでは、マスクパターンのターゲットマーク6
(これは、金属膜形成後、リフトオフされる部分である
)が周囲のll11視野領域1と連結されずに孤立して
いるので前記したようにリフトオフ性の悪い不要金属膜
部分が形成されることになり、リフトオフ法に適したフ
ォトマスク用合せマークではなかった。
On the other hand, in the conventional target pattern for automatic mask alignment shown in FIG.
(This is the part that will be lifted off after the metal film is formed) is isolated without being connected to the surrounding ll11 viewing area 1, so as described above, unnecessary metal film parts with poor lift-off properties are formed. Therefore, it was not a photomask alignment mark suitable for the lift-off method.

「発明の目的] この発明の目的は、リフトオフ法に適する合せマークを
具備したフォ]・マスクを提供することである。 また
、この発明の目的は、従来のフォトマスクの合せマーク
に存する前記のごとき問題のない合せマークを備えたフ
ォトマスクを提供することである。
[Object of the Invention] An object of the present invention is to provide a photomask equipped with alignment marks suitable for the lift-off method.It is also an object of the invention to provide a photomask equipped with alignment marks suitable for the lift-off method. It is an object of the present invention to provide a photomask having alignment marks free from such problems.

[発明の概要] この発明によるフォトマスクの特徴は、マスクパターン
の第一暗視野領域に形成された合せマークが該合せマー
ク以外の第二暗視野領域と少なくとも一ケ所において第
三暗視野領域を介して接続されるとともに各暗視野領域
が明視野領域によって分前されていることである。
[Summary of the Invention] The photomask according to the present invention is characterized in that the alignment mark formed in the first dark-field area of the mask pattern forms a second dark-field area other than the alignment mark and a third dark-field area in at least one place. each dark field region is separated by a bright field region.

この発明のフォトマスクによりリフトオフされた半導体
基板の合せマーク−ヒにおける金属膜パターンは、合せ
マークを囲んだ金属膜パターンが第三暗視野領域に対応
して少なくとも一ケ所で切断された構造になっているが
、この構造の金属膜パターンは所望により次の■稈にお
ける半導体基板の合せマークとして使用できる。
The metal film pattern at the alignment mark-H of the semiconductor substrate lifted off by the photomask of the present invention has a structure in which the metal film pattern surrounding the alignment mark is cut at at least one place corresponding to the third dark field region. However, if desired, the metal film pattern of this structure can be used as an alignment mark for the semiconductor substrate in the next culm.

[発明の実施例] 以下に第1図乃至第4図を参照して本発明の詳細な説明
する。
[Embodiments of the Invention] The present invention will be described in detail below with reference to FIGS. 1 to 4.

第1図は本発明の第一実施例のフォトマスクにおける合
せマーク8と半導体基板上に形成した合せマーク9とを
合わせ終えた状態を示している。
FIG. 1 shows a state in which alignment marks 8 on a photomask according to a first embodiment of the present invention and alignment marks 9 formed on a semiconductor substrate have been aligned.

同図において、8はマスクパターンの合せマーク(1な
わち、第一暗視野領域)、9は半導体基板に形成された
合せマーク、10はマスクパターンの第二暗視野領域、
11は第−及び第二暗視野領域を相互に接続する第三暗
視野領域である。
In the figure, 8 is an alignment mark of the mask pattern (1, that is, the first dark field region), 9 is an alignment mark formed on the semiconductor substrate, 10 is the second dark field region of the mask pattern,
11 is a third dark field region interconnecting the first and second dark field regions.

第1図のごどき合せマークを有したフォトマスクと半導
体基板とを同図に示すように位置合せした後、リフトオ
フ法によって半導体基板上に金属パターンを形成したも
のを第2図に示す。 第2図において、12は半導体基
板、13は該半導体基板12上に形成された金属膜パタ
ーン、9aは該半導体基板12上に形成されている合せ
マークの一部である。 第2図に示すように第1図のご
とき合せマークを有したフォトマスクを用いてリフトオ
フ法を行うと、半導体基板12上に形成される金属膜パ
ターン13はマスクパターンの第三暗視野領域11と合
致するスリット14によって二分割されたものとなる。
FIG. 2 shows a photomask having alignment marks as shown in FIG. 1 and a semiconductor substrate, which are aligned as shown in the same figure, and then a metal pattern is formed on the semiconductor substrate by a lift-off method. In FIG. 2, 12 is a semiconductor substrate, 13 is a metal film pattern formed on the semiconductor substrate 12, and 9a is a part of an alignment mark formed on the semiconductor substrate 12. As shown in FIG. 2, when a lift-off method is performed using a photomask having alignment marks as shown in FIG. It is divided into two parts by a slit 14 that matches.

この実施例のフォトマスクは第1図に示すように半導体
基板12の合せマーク9よりも小さい合せマーク8を有
しているため、バターニング工程のマスク合せ作業の能
率が向上し、また、マスクパターンの暗視野領域に孤立
した島状領域がないので、パターニンタ後、半導体基板
上に堆積される金属膜の不要部分にも孤立した島状領域
が生じない。
As shown in FIG. 1, the photomask of this embodiment has alignment marks 8 that are smaller than alignment marks 9 on the semiconductor substrate 12, so the efficiency of the mask alignment work in the patterning process is improved, and the mask Since there is no isolated island-like region in the dark field region of the pattern, no isolated island-like region is generated in unnecessary parts of the metal film deposited on the semiconductor substrate after pattern nintering.

第3図は自動マスク合せ用フォトマスクに関する実施例
を示したものである。 同図において6はフォトマスク
のマスクパターンのターゲットマーク(すなわち第一暗
視野領域)、1はマスクパターンの暗視野領域(すなわ
ち第二暗視野領域)、15はターゲットマーク6と暗視
野領域1とを接続するように設けられた付加的な第三の
暗視野領域、7は半導体基板上に設けられた合せマーク
である。 この実施例のフォトマスクもまた、第1図の
フォトマスクと同じく、すべての暗視野領域が連続して
いて孤立した部分がないため、リフトオフ工程における
不要金属膜部分の取残しが生ずる恐れがない。
FIG. 3 shows an embodiment of a photomask for automatic mask alignment. In the figure, 6 is the target mark of the mask pattern of the photomask (i.e., the first dark field region), 1 is the dark field region of the mask pattern (i.e., the second dark field region), and 15 is the target mark 6 and the dark field region 1. An additional third dark field region provided to connect the , 7 is an alignment mark provided on the semiconductor substrate. In the photomask of this example, like the photomask shown in Fig. 1, all the dark field regions are continuous and there are no isolated parts, so there is no risk of unnecessary metal film parts being left behind during the lift-off process. .

第4図は第3図のフォトマスクを用いてバターニングし
た後にリフトオフ法で半導体基板上に形成した金属膜パ
ターン16を示したものである。
FIG. 4 shows a metal film pattern 16 formed on a semiconductor substrate by a lift-off method after patterning using the photomask shown in FIG.

同図に示すように、この金属膜パターン16は不要金属
脚部分の除去能によるスリット17゜18によって二つ
の領域に分断された形状となり、スリット18は金属膜
パターン16の外縁に開いている。
As shown in the figure, this metal film pattern 16 has a shape divided into two regions by slits 17 and 18 due to the ability to remove unnecessary metal leg portions, and the slit 18 is open at the outer edge of the metal film pattern 16.

[発明の効果] 前記実施例に示したように、本発明のフォトマスクを使
用してリフトオフ法を実施すると、孤立した島状領域の
不要金属膜部分が生じないため良好なリフトオフ性が実
現し、従って、リフトオフ時に不要金属膜部分の取残し
がなくなり、素子形成工程での歩留りを向上させること
ができる。
[Effects of the Invention] As shown in the above examples, when the lift-off method is performed using the photomask of the present invention, good lift-off performance is achieved because unnecessary metal film portions in isolated island-like regions are not generated. Therefore, no unnecessary metal film portions are left behind during lift-off, and the yield in the element forming process can be improved.

また、第一実施例に示したように、マスクの合せマーク
が半導体基板の合せマークよりも小さいため、マスク合
せ作業の精度及び能率が向上し、従って、たとえばGa
 As MES  FETの多電4iilWwsを小さ
くすることができ、その結果、ソース抵抗、ドレイン抵
抗等の素子特性を劣化させる寄生因子を抑制して高周波
特性のよいGa AsMES  FETを高歩留りで製
造することができる。
Furthermore, as shown in the first embodiment, since the alignment mark on the mask is smaller than the alignment mark on the semiconductor substrate, the accuracy and efficiency of the mask alignment work is improved, and therefore, for example, Ga
It is possible to reduce the polyelectronic current 4iilWws of As MES FETs, and as a result, it is possible to suppress parasitic factors that deteriorate device characteristics such as source resistance and drain resistance, and to manufacture Ga As MES FETs with good high frequency characteristics at high yield. can.

また、本発明により、リフトオフ方法の実施に好適な自
動マスク合せ用フォトマスクが実現するため、リフトオ
フ工程に自動マスク合せを採用することができ、量産ラ
インに自動マスク合せを広く導入することが可能となっ
た。
In addition, the present invention realizes a photomask for automatic mask alignment suitable for carrying out the lift-off method, so automatic mask alignment can be adopted in the lift-off process, and automatic mask alignment can be widely introduced to mass production lines. It became.

なお、前記実施例では、レジストを使用して金属膜をリ
フトオフする場合のみを示したが、レジストの代りに他
の膜(たとえば、S+02や3 + 3 N aなど、
及びこれらの複合膜等)を使用することもでき、また、
金属膜の代りに5i02膜(蒸着)を使ってもよい。 
これらの変更や一部の修正は本発明の範囲に包含される
ものである。
Note that in the above embodiment, only the case where the metal film is lifted off using a resist is shown, but instead of the resist, other films (for example, S+02, 3 + 3 Na, etc.) may be used.
and composite membranes thereof, etc.) can also be used, and
A 5i02 film (vapor deposited) may be used instead of the metal film.
These changes and some modifications are included within the scope of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一実施例のフォトマスクを半導体基
板にマスク合せした状態の一部拡大平面図、第2図は第
1図のフォトマスクでバターニングした後にリフトオフ
法で半導体基板上に形成した金属膜パターンを示す平面
図、第3図は本発明による自動マスク合せ用フォトマス
クを半導体基板にマスク合せした状態の一部拡大平面図
、第4図は第3図のフォトマスクでバターニングした後
にリフトオフ法で半導体基板上に形成した金属膜パター
ンを示す平面図、第5図は従来のフォトマスクを半導体
基板にマスク合せした状態の一部拡大平面図、第6図は
第5図のフォトマスクでバターニングした優にリフトオ
フ法で半導体基板上に形成した金属膜パターンの平面図
、第7図は従来の自動マスク合せ用フォトマスクを半導
体基板にマスク合せした状態の一部拡大平面図である。 1.10.11.15・・・(マスクパターンの)暗視
野領域、 2.7.8・・・(フォトマスクの)合せマ
ーク、 3,7.9・・・(半導体基板の)合:せマー
ク、 4・・・金属膜、 5.12・・・半導体基1板
、 6・・・ターゲットマーク、 13.16・・・金
属膜パターン、 14.17.18・・・スリット。 第1図 第3図 第4図
FIG. 1 is a partially enlarged plan view of a photomask according to the first embodiment of the present invention that is aligned with a semiconductor substrate, and FIG. 2 is a partially enlarged plan view of a photomask according to the first embodiment of the present invention, which is patterned on a semiconductor substrate using a lift-off method after patterning with the photomask shown in FIG. FIG. 3 is a partially enlarged plan view of the photomask for automatic mask alignment according to the present invention in a state where the mask is aligned with a semiconductor substrate, and FIG. 4 is a plan view showing the metal film pattern formed in FIG. A plan view showing a metal film pattern formed on a semiconductor substrate by the lift-off method after patterning, FIG. 5 is a partially enlarged plan view of a conventional photomask aligned with the semiconductor substrate, and FIG. Figure 7 is a plan view of a metal film pattern formed on a semiconductor substrate by the easy lift-off method after patterning with a photomask, and Figure 7 is a partially enlarged view of a conventional automatic mask alignment photomask that is aligned with the semiconductor substrate. FIG. 1.10.11.15... Dark field area (of mask pattern), 2.7.8... Alignment mark (of photomask), 3,7.9... Alignment (of semiconductor substrate): mark, 4...metal film, 5.12...1 semiconductor substrate, 6...target mark, 13.16...metal film pattern, 14.17.18...slit. Figure 1 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1 フォトマスクに形成されたマスクパターンの第一暗
視野領域の合せマークが、該合せマーク以外の第二暗視
野領域と少なくとも一ケ所において第三暗視野領域を介
して接続されるとともに各暗視野領域が明視野領域によ
つて分離されているフォトマスク。
1. The alignment mark of the first dark field area of the mask pattern formed on the photomask is connected to the second dark field area other than the alignment mark at least in one place via the third dark field area, and each dark field area is A photomask whose regions are separated by bright field regions.
JP19870484A 1984-09-25 1984-09-25 Photo mask Pending JPS6177326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19870484A JPS6177326A (en) 1984-09-25 1984-09-25 Photo mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19870484A JPS6177326A (en) 1984-09-25 1984-09-25 Photo mask

Publications (1)

Publication Number Publication Date
JPS6177326A true JPS6177326A (en) 1986-04-19

Family

ID=16395631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19870484A Pending JPS6177326A (en) 1984-09-25 1984-09-25 Photo mask

Country Status (1)

Country Link
JP (1) JPS6177326A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874778A (en) * 1997-06-11 1999-02-23 International Business Machines Corporation Embedded power and ground plane structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874778A (en) * 1997-06-11 1999-02-23 International Business Machines Corporation Embedded power and ground plane structure

Similar Documents

Publication Publication Date Title
US4670297A (en) Evaporated thick metal and airbridge interconnects and method of manufacture
US4843024A (en) Method of producing a Schottky gate field effect transistor
JPS6177326A (en) Photo mask
US4587540A (en) Vertical MESFET with mesa step defining gate length
JP2877363B2 (en) Method for manufacturing thin film transistor
JPS6124834B2 (en)
KR100323694B1 (en) method for fabricating a T-gate
JPS5921193B2 (en) Method for manufacturing field effect transistors
JPH0713982B2 (en) Method of manufacturing Schottky field effect transistor
JPS62204576A (en) Manufacture of vertical type transistor
JPS6279677A (en) Manufacture of semiconductor device
KR100315423B1 (en) Method of forming fine T(Γ)-gate by photo-lithography process and sacrificial dielectric film
JP2798041B2 (en) Method for manufacturing semiconductor device
JP2868771B2 (en) Method of forming alignment mark for electron beam exposure
JPS63308318A (en) Forming method for alignment mark
JPS6068662A (en) Semiconductor device and manufacture thereof
JPH11233527A (en) Semiconductor device and its manufacture
JPH11150113A (en) Manufacture of semiconductor device
JPS60234375A (en) Manufacture of schottky gate type field effect transistor
JPH08330330A (en) Formation of gate electrode
JPS616870A (en) Manufacture of field-effect transistor
JPH0513455A (en) Manufacture of semiconductor device
JPS6161550B2 (en)
JPS58197883A (en) Manufacture of semiconductor device
KR20000074002A (en) method for fabricating a T-gate